TH66958A - สัญญาณกำหนดเวลาเผื่อเลือกสำหรับเวสติเจียลไซด์แบนด์มอดูเลเตอร์ - Google Patents
สัญญาณกำหนดเวลาเผื่อเลือกสำหรับเวสติเจียลไซด์แบนด์มอดูเลเตอร์Info
- Publication number
- TH66958A TH66958A TH201004180A TH0201004180A TH66958A TH 66958 A TH66958 A TH 66958A TH 201004180 A TH201004180 A TH 201004180A TH 0201004180 A TH0201004180 A TH 0201004180A TH 66958 A TH66958 A TH 66958A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- timing
- modulator
- vfo
- loop
- Prior art date
Links
Abstract
DC60 (23/01/46) สัญญาณกำหนดเวลารีมอดูเลเตอร์ถูกสร้างขึ้นโดยเฟสล็อคลูปซึ่งถูกเชื่อมต่อเข้ากับ สัญญาณเวสติเจียลไซด์แบนด์ที่ถูก แพร่ออกมา ภายในสัญญาณดังกล่าวจะมีข้อมูลเกี่ยวกับกำหนด เวลาที่มีความถูกต้องแม่นยำสูงซึ่งถูกเชื่อมต่อเข้ากับดีมอ ดูเลเตอร์รวมอยู่ด้วย สัญญาณกำหนด เวลาที่เชื่อมต่อเข้ากับ ดีมอดูเลเตอร์จะถูกจัดเตรียมขึ้นโดยออสซิลเลเตอร์ที่ เปลี่ยนแปรความถี่ได้ซึ่ง จะรับสัญญาณการปรับแก้เข้ามา จากเฟสล็อคลูปที่ถูกกำหนดให้อยู่ภายในดีมอดูเลเตอร์ดัง กล่าว เฟสล็อคลูปดังกล่าวจะสร้างสัญญาณปรับแก้ขึ้นมาโดยการ นำความถี่ที่เป็นเอาต์พุตของ VFO มา เปรียบเทียบกับข้อมูล เกี่ยวกับกำหนดเวลาภายในสัญญาณที่ถูกแพร่ออกมา เรจิสเตอร์ สำหรับ เก็บ ค่าจะรักษาความถี่ VFO โดยเฉลี่ยก่อนหน้านี้ไม่นานไว้ มัลติเพล็กเซอร์จะเลือกข้อมูลของ เรจิสเตอร์สำหรับเก็บค่า เพื่อควบคุม VFO เมื่อไม่มีข้อมูลเกี่ยวกับกำหนดเวลาในการ แพร่สัญญาณ สัญญาณกำหนดเวลารีมอดูเลเตอร์ถูกสร้างขึ้นโดยเฟสล็อคลูปซึ่งถูกเชื่อมต่อเข้ากับ สัญญาณเวสติเจียลไซด์แบนด์ที่ถูก แพร่ออกมา ภายในสัญญาณดังกล่าวจะมีข้อมูลเกี่ยวกับกำหนด เวลาที่มีความถูกต้องแม่นยำสูงซึ่งถูกเชื่อมต่อเข้ากับดีมอ ดูเลเตอร์รวมอยู่ด้วย สัญญาณกำหนด เวลาที่เชื่อมต่อเข้ากับ ดีมอดูเลเตอร์จะถูกจัดเตรียมขึ้นโดยออสซิลเลเตอร์ที่ เปลี่ยนแปรความถี่ได้ซึ่ง จะรับสัญญาณการปรับแก้เข้ามา จากเฟสล็อคลูปที่ถูกกำหนดให้อยู่ภายในดีมอดูเลเตอร์ดัง กล่าว เฟสล็อคลูปดังกล่าวจะสร้างสัญญาณปรับแก้ขึ้นมาโดยการ นำความถี่ที่เป็นเอาต์พุตของ VFO มา เปรียบเทียบกับข้อมูล เกี่ยวกับกำหนดเวลาภายในสัญญาณที่ถูกแพร่ออกมา เรจิสเตอร์ สำหรับ เก็บ ค่าจะรักษาความถี่ VFO โดยเฉลี่ยก่อนหน้านี้ไม่นานไว้ มัลติเพล็กเซอร์จะเลือกข้อมูลของ เรจิสเตอร์สำหรับเก็บค่า เพื่อควบคุม VFO เมื่อไม่มีข้อมูลเกี่ยวกับกำหนดเวลาในการ แพร่สัญญาณ
Claims (2)
1. แหล่งสัญญาณนาฬิกาของรีมอดูเลเตอร์ซึ่งประกอบด้วย - ดีมอดูเลเตอร์แบบเวสดิเจียลไซด์แบนด์โดยที่ดีมอดูเล เตอร์ดังกล่าวจะตอบ- สนองต่อการส่งเวสติเจียลไซด์แบนด์ที่มี ข่าวสารเกี่ยวกับกำหนดเวลาโดยที่ดีมอดูเลเตอร์ ดังกล่าวจะ รับข่าวสารเกี่ยวกับกำหนดเวลาดังกล่าวไว้และ - วิถีของสัญญาณซึ่งจะนำข่าวสารเกี่ยวกับกำหนดเวลาซึ่งถูก สร้างขึ้นโดย ดีมอดูเลเตอร์มาเชื่อมต่อเข้ากับอินพุตที่เป็น สัญญาณนาฬิกาของรีมอดูเลเตอร์เพื่อควบคุมลำดับ ของกำหนดเวลา ของรีมอดูเลเตอร์
2. ระบบที่ปรแท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH66958A true TH66958A (th) | 2005-02-01 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801591B1 (en) | Clock recovery | |
| EP1791262A3 (en) | Semiconductor integrated circuit operable as a phase-locked loop | |
| RU94034121A (ru) | Устройство для получения синхронизированных воспроизведенных сигналов звука и изображения | |
| DE60217123D1 (de) | Pll-zyklusschlupfkompensation | |
| US20040100313A1 (en) | Delay locked loop having low jitter in semiconductor device | |
| US20030132783A1 (en) | Clock switching circuitry for jitter reduction | |
| US7443213B2 (en) | Staged locking of two phase locked loops | |
| TH66958A (th) | สัญญาณกำหนดเวลาเผื่อเลือกสำหรับเวสติเจียลไซด์แบนด์มอดูเลเตอร์ | |
| TW200506879A (en) | PLL clock generator, optical disc drive and method for controlling PLL clock generator | |
| US8325870B2 (en) | Digital phase-locked loops and frequency adjusting methods thereof | |
| US8526559B2 (en) | Communication systems and clock generation circuits thereof with reference source switching | |
| JP2008118345A (ja) | 情報処理装置の制御方法 | |
| WO2007067631A3 (en) | Skew correction system eliminating phase ambiguity by using reference multiplication | |
| JPH06296173A (ja) | デジタルオーディオインターフェイス受信装置 | |
| MXPA04005014A (es) | Senal de tiempos alternantes para un modulador de banda lateral vestigial. | |
| SE9600726D0 (sv) | Digital faslåst slinga | |
| JP2008147788A (ja) | 位相同期回路、同期検波回路および放送受信装置 | |
| JP2008278151A (ja) | Ｔｓ信号伝送遅延時間調整装置及びその動作方法並びに地上デジタル放送送信システム | |
| WO2007000060A3 (en) | Software controlled clock synthesizer | |
| EP1276270A3 (en) | Method and arrangement for recovering a clock signal from a data signal | |
| KR100901170B1 (ko) | 동기 무선통신시스템의 기준동기 신호발생장치 | |
| JP2005522799A (ja) | 選択可能なクロッキング・アーキテクチャ | |
| KR100200826B1 (ko) | 위상동기 일치회로 | |
| DE60206150D1 (de) | Eingangsschaltung für einen Multiplexer mit einem DLL Phasendetector | |
| KR100606690B1 (ko) | 디지털 방송 수신기의 채널 인터페이스장치 |