TH66958A - Optional timing signal for West Side-Band Modulator. - Google Patents
Optional timing signal for West Side-Band Modulator.Info
- Publication number
- TH66958A TH66958A TH201004180A TH0201004180A TH66958A TH 66958 A TH66958 A TH 66958A TH 201004180 A TH201004180 A TH 201004180A TH 0201004180 A TH0201004180 A TH 0201004180A TH 66958 A TH66958 A TH 66958A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- timing
- modulator
- vfo
- loop
- Prior art date
Links
Abstract
DC60 (23/01/46) สัญญาณกำหนดเวลารีมอดูเลเตอร์ถูกสร้างขึ้นโดยเฟสล็อคลูปซึ่งถูกเชื่อมต่อเข้ากับ สัญญาณเวสติเจียลไซด์แบนด์ที่ถูก แพร่ออกมา ภายในสัญญาณดังกล่าวจะมีข้อมูลเกี่ยวกับกำหนด เวลาที่มีความถูกต้องแม่นยำสูงซึ่งถูกเชื่อมต่อเข้ากับดีมอ ดูเลเตอร์รวมอยู่ด้วย สัญญาณกำหนด เวลาที่เชื่อมต่อเข้ากับ ดีมอดูเลเตอร์จะถูกจัดเตรียมขึ้นโดยออสซิลเลเตอร์ที่ เปลี่ยนแปรความถี่ได้ซึ่ง จะรับสัญญาณการปรับแก้เข้ามา จากเฟสล็อคลูปที่ถูกกำหนดให้อยู่ภายในดีมอดูเลเตอร์ดัง กล่าว เฟสล็อคลูปดังกล่าวจะสร้างสัญญาณปรับแก้ขึ้นมาโดยการ นำความถี่ที่เป็นเอาต์พุตของ VFO มา เปรียบเทียบกับข้อมูล เกี่ยวกับกำหนดเวลาภายในสัญญาณที่ถูกแพร่ออกมา เรจิสเตอร์ สำหรับ เก็บ ค่าจะรักษาความถี่ VFO โดยเฉลี่ยก่อนหน้านี้ไม่นานไว้ มัลติเพล็กเซอร์จะเลือกข้อมูลของ เรจิสเตอร์สำหรับเก็บค่า เพื่อควบคุม VFO เมื่อไม่มีข้อมูลเกี่ยวกับกำหนดเวลาในการ แพร่สัญญาณ สัญญาณกำหนดเวลารีมอดูเลเตอร์ถูกสร้างขึ้นโดยเฟสล็อคลูปซึ่งถูกเชื่อมต่อเข้ากับ สัญญาณเวสติเจียลไซด์แบนด์ที่ถูก แพร่ออกมา ภายในสัญญาณดังกล่าวจะมีข้อมูลเกี่ยวกับกำหนด เวลาที่มีความถูกต้องแม่นยำสูงซึ่งถูกเชื่อมต่อเข้ากับดีมอ ดูเลเตอร์รวมอยู่ด้วย สัญญาณกำหนด เวลาที่เชื่อมต่อเข้ากับ ดีมอดูเลเตอร์จะถูกจัดเตรียมขึ้นโดยออสซิลเลเตอร์ที่ เปลี่ยนแปรความถี่ได้ซึ่ง จะรับสัญญาณการปรับแก้เข้ามา จากเฟสล็อคลูปที่ถูกกำหนดให้อยู่ภายในดีมอดูเลเตอร์ดัง กล่าว เฟสล็อคลูปดังกล่าวจะสร้างสัญญาณปรับแก้ขึ้นมาโดยการ นำความถี่ที่เป็นเอาต์พุตของ VFO มา เปรียบเทียบกับข้อมูล เกี่ยวกับกำหนดเวลาภายในสัญญาณที่ถูกแพร่ออกมา เรจิสเตอร์ สำหรับ เก็บ ค่าจะรักษาความถี่ VFO โดยเฉลี่ยก่อนหน้านี้ไม่นานไว้ มัลติเพล็กเซอร์จะเลือกข้อมูลของ เรจิสเตอร์สำหรับเก็บค่า เพื่อควบคุม VFO เมื่อไม่มีข้อมูลเกี่ยวกับกำหนดเวลาในการ แพร่สัญญาณ DC60 (23/01/46) The ream modulator timing signal is generated by the loop lock phase which is connected to the The vestigial sideband signal that is emitted within the signal contains information about the determination. Highly accurate timing connected to the demodulator A moderator is included with a timing signal connected to the The modulator is provided by the oscillator that Variable frequency which Will receive the correction signal From the locked-loop phase that is set within the modulator, the loop-locked phase produces an adjustment signal by Take the frequency at the VFO output and compare it with the data. Regarding the timing within the signal being emitted, the registers maintain a shortly earlier average VFO frequency. The multiplexer selects the information of Registers for storing values to control VFO when no information about broadcast timing is available. The ream modulator timing is generated by the loop-locked phase which is connected to the VFO timing. The vestigial sideband signal that is emitted within the signal contains information about the determination. Highly accurate timing connected to the demodulator A moderator is included with a timing signal connected to the The modulator is provided by the oscillator that Variable frequency which Will receive the correction signal From the locked-loop phase that is set within the modulator, the loop-locked phase produces an adjustment signal by Take the frequency at the VFO output and compare it with the data. Regarding the timing within the signal being emitted, the registers maintain a shortly earlier average VFO frequency. The multiplexer selects the information of A register for storing values to control VFO when no information about broadcast timing is available.
Claims (2)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH66958A true TH66958A (en) | 2005-02-01 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801591B1 (en) | Clock recovery | |
| EP1791262A3 (en) | Semiconductor integrated circuit operable as a phase-locked loop | |
| KR20090110929A (en) | Control of sleep modes in a wireless transceiver | |
| TW200733110A (en) | High-speed phase-adjusted quadrature data rate (QDR) transceiver and method thereof | |
| RU94034121A (en) | Device generating synchronized reconstructed signals of sound and image | |
| ATE349808T1 (en) | PLL CYCLE SLIP COMPENSATION | |
| US6845490B2 (en) | Clock switching circuitry for jitter reduction | |
| US7443213B2 (en) | Staged locking of two phase locked loops | |
| TH66958A (en) | Optional timing signal for West Side-Band Modulator. | |
| TW200506879A (en) | PLL clock generator, optical disc drive and method for controlling PLL clock generator | |
| US8325870B2 (en) | Digital phase-locked loops and frequency adjusting methods thereof | |
| US8526559B2 (en) | Communication systems and clock generation circuits thereof with reference source switching | |
| JP2008118345A (en) | Control method of information processor | |
| WO2007067631A3 (en) | Skew correction system eliminating phase ambiguity by using reference multiplication | |
| US20070297546A1 (en) | Signal synchronization system | |
| MXPA04005014A (en) | Alternate timing signal for a vestigial sideband modulator. | |
| JP2004147075A (en) | Signal multiplexing circuit and optical communication system transmitter | |
| SE9600726L (en) | Digital phase locked loop | |
| EP1276270A3 (en) | Method and arrangement for recovering a clock signal from a data signal | |
| JP2008147788A (en) | Phase locked loop circuit, synchronization detection circuit, and broadcast receiver | |
| JP2008278151A (en) | Ts signal transmission delay time adjusting device, its operation method and terrestrial digital broadcast transmission system | |
| KR100901170B1 (en) | Signal generator device of reference sync | |
| ATE304747T1 (en) | INPUT CIRCUIT FOR A MULTIPLEXER WITH A DLL PHASE DETECTOR | |
| KR100606690B1 (en) | apparatus for interfacing channel in digital broadcasting receiver | |
| JP2003008556A (en) | Transport decoder |