TH40503A3 - การจูนความกว้างแถบของเฟสล็อกลูป - Google Patents
การจูนความกว้างแถบของเฟสล็อกลูปInfo
- Publication number
- TH40503A3 TH40503A3 TH9901001930A TH9901001930A TH40503A3 TH 40503 A3 TH40503 A3 TH 40503A3 TH 9901001930 A TH9901001930 A TH 9901001930A TH 9901001930 A TH9901001930 A TH 9901001930A TH 40503 A3 TH40503 A3 TH 40503A3
- Authority
- TH
- Thailand
- Prior art keywords
- phase
- locked loop
- signal
- band width
- computer
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract 50
- 238000000034 method Methods 0.000 claims abstract 46
- 238000001514 detection method Methods 0.000 claims abstract 20
- 238000004519 manufacturing process Methods 0.000 claims 12
- 230000003111 delayed effect Effects 0.000 claims 8
- 230000037361 pathway Effects 0.000 claims 5
- 230000008030 elimination Effects 0.000 claims 4
- 238000003379 elimination reaction Methods 0.000 claims 4
- 230000009191 jumping Effects 0.000 claims 3
- 230000008569 process Effects 0.000 claims 2
- 230000001105 regulatory effect Effects 0.000 claims 2
- 230000008859 change Effects 0.000 claims 1
- 230000000295 complement effect Effects 0.000 claims 1
- 238000013500 data storage Methods 0.000 claims 1
- 230000009849 deactivation Effects 0.000 claims 1
- 238000009795 derivation Methods 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 238000011017 operating method Methods 0.000 abstract 1
Abstract
DC60 ความกว้างแถบของเฟสล็อกลูปจะได้รับการจูนให้เป็นระดับที่พึงปรารถนา โดยการทำให้เฟสล็อกลูปนี้ปฏิบัติการในภาวะล็อกเฟส ณ ความถี่ที่หนึ่งและการนำการ ตอบสนองต่อขั้นมาใช้กับเฟสล็อกลูปโดยการเป็นเหตุให้เฟสล็อกลูปนี้ได้เริ่มต้นที่จะล็อก กับความถี่ที่สอง ซึ่งแตกต่างจากความถี่ที่หนึ่งนี้ แล้วจะตรวจหาพารามิเตอร์ซึ่งเกี่ยวข้อง กับการตอบสนองต่อขั้นที่นำมาใช้และซึ่งเป็นการชี้บอกว่าความกว้างแถบของเฟสล็อก ลูปอยู่ ณ ระดับที่พึงปรารถนา ความกว้างแถบของเฟสล็อกลูปนี้จะได้รับการปรับแก้ และ ขั้นตอนการปฏิบัติการ ณ ความถี่ที่หนึ่ง ซึ่งเป็นการนำการตอบสนองต่อขั้นมาใช้ การตรวจหาพารามิเตอร์ และการปรับแก้ความกว้างแถบของเฟสล็อกลูป จะได้รับการ ทำซ้ำอีกจนกระทั่ง ความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา เมื่อระดับ ความกว้างแถบที่พึงปรารถนาสำหรับการจูนไม่เป็นความกว้างแถบเชิงปฏิบัติการ จะปรับ แก้ความกว้างแถบของเฟสล็อกลูปนี้ต่อไปอีกโดยปริมาณที่กำหนดไว้แล้วล่วงหน้า ด้วยเหตุนี้ จะจูนความกว้างแถบของเฟสล็อกลูปกับระดับเชิงปฏิบัติการ อาจนำการ ตอบสนองต่อขั้นนี้มาใช้โดยการเปลี่ยนค่าการหารความถี่ในวิถีป้อนกลับของเฟสล็อกลูป นี้ พารามิเตอร์ที่ตรวจจับนี้อาจเป็นการกระโดดข้ามพัลส์ ซึ่งชี้บอกว่า ความกว้างแถบ ของเฟสล็อกลูปนี้ยังไม่อยู่ ณ ระดับความกว้างแถบที่พึงปรารถนานี้ ความกว้างแถบของเฟสล็อกลูปจะได้รับการจูนให้เป็นระดับที่พึงปรารถนาโดยการทำให้เฟสล็อกลูปนี้ปฏิบัติการในภาวะล็อกเฟส ณ ความถี่ที่หนึ่งและการนำการตอบสนองต่อขึ้นมาใช้กับเฟสล็อกลูปโดยการเป็นเหตุให้เฟสล็อกลูปนี้ได้เริ่มต้นที่จะเล็อกกับความถี่ที่สอง ซึ่งแตกต่างจากความถี่ที่หนึ่งนี้ แล้วจะตรวจจับพารามิเตอร์ซึ่งเกี่ยวข้องกับการตอบสนองขั้นที่นำมาใช้และซึ่งเป็นการชี้บอกว่าความกว้างแถบของเฟสล็อกลูปอยู่ ณ ระดับที่พึงปรารถนา ความกว้างแถบของเฟสล็อกลูปนี้จะได้รับการปรับแก้ และขั้นตอนการปฏิบัติการ ณ ความถี่ที่หนึ่ง ซึ่งเป็นการนำการตอบสนองต่อขั้นมาใช้ การ ตรวจรู้พารามิเตอร์ และการปรับแก้ความกว้างแถบของเฟสล็อกลูป จะได้รับการทำซ้ำอีกจนกระทั่ง ความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา เมื่อระดับความกว้างแถบที่พึงปรารถนาสำหรับการจูนไม่เป็นความกว้างแถบเชิงปฏิบัติการ จะปรับแก้ความกว้างแถบของเฟสล็อกลูปนี้ต่อไปอีกโดยปริมาณที่กำหนดไว้แล้วล่วงหน้า ด้วยเหตุนี้จะจูนความกว้างแถบของเฟสล็อกลูปกับระดับเชิงปฏิบัติการ อาจนำการตอบสนองต่อขั้นนี้มาใช้โดยการเปลี่ยนค่าการหารความถี่ในวิถีป้อนกลับของเฟสล็อกลูปนี้ พารามิเตอร์ที่ตรวจจับนี้อาจเป็นการกระโดดข้ามพัลส์ ซึ่งชี้บอกว่า ความกว้างแถบของเฟสล็อกลูปนี้ยังไม่อยู่ ณ ระดับความกว้างแถบที่พึงปรารถนานี้
Claims (6)
1. เครื่องของข้อถือสิทธิข้อ 30, ซึ่งตัวตรวจรู้การกระโดดข้ามพัลส์จะ ประกอบด้วยฟลิปฟลอปที่มีอินพุตข้อมูลที่ได้รับการต่อคู่ควบเพื่อรับสัญญาณของตัวตรว จับเฟส และอินพุตสัญญาณนาฬิกาที่ได้รับการต่อคู่ควบเพื่อรับสัญญาณป้อนกลับที่ผ่าน การหารแล้วด้วยสิ่งนี้ เอาต์พุตของฟลิปฟลอปนี้จะชี้บอกว่า การกระโดดข้ามพัลส์บังเกิด ขึ้นมาในเฟสล็อกลูปนี้ 3 2. เครื่องของข้อถือสิทธิข้อ 25 ซึ่ง, ตัวตรวจจับเฟสจะใช้อ้างสัญญาณของตัวตรวจับเฟสในการตอบ สนองกับการบังเกิดขึ้นมาของขอบนำหน้านขอบที่หนึ่งของสัญญาณป้อนกลับที่ผ่านการ หารแล้ว ตัวตรวจจับเฟสจะเลิกใช้อ้างสัญญาณของตัวตรวจจับเฟสในการตอบ สนองกับการบังเกิดขึ้นมาของขอบนำหน้าของสัญญาณความถี่อ้างอิง, และ ตัวตรวจจับการกระโดดข้ามพลัส์จะรับสัญญาณของตัวตรวจจับเฟสและจะ กำเนิดจากสัญญาณนี้ขึ้นมาเป็นสัญญาณของตัวตรวจจับเฟสที่ได้รับการประวิง และจะ กำเนิดสัญญาณการกระโดดข้ามพัลส์เมื่อสัญญาณของตัวตรวจจับเฟสที่ได้รับการประวิงนี้ ได้รับการใช้อ้างอย่างพร้อมกันกับการบังเกิดขึ้นมาของขอบนำหน้าขอบที่สองของ สัญญาณป้อนกลับที่ผ่านการหารแล้วนี้ 3 3.เครื่องของข้อถือสิทธิข้อ 32 ซึ่งตัวตรวจจับการกระโดดข้ามพัลส์จะ ประกอบด้วย, บล็อกประวิงสำหรับการรับสัญญาณของตัวตรวจจับเฟส และการกำเนิด จากสัญญาณนี้ขึ้นเป็นสัญญาณของตัวตรวจจับเฟสที่ได้รับการประวิงแล้ว, และ ฟลิปฟลอบที่มีอินพุตข้อมูลที่ได้รับการต่อคู่ควบเพื่อรับสัญญาณของตัว ตรวจจับเฟสที่ได้รับการประวิงแล้วและอินพุตสัญญาณนาฬิกาที่ได้รับการต่อคู่ควบเพื่อรับ สัญญาณความถี่อ้างอิง ด้วยสิ่งนี้ เอาต์พุตของฟลิปฟลอปนี้จะชี้บอกว่า การกระโดดข้าม พัลส์นี้บังเกิดขึ้นมาในเฟสล็อกลูปนี้ 3 4. เครื่องของข้อถือสิทธิข้อ 24 ซึ่ง: เฟสล็อกลูปนี้จะรวมถึงอุปกรณ์พัมป์ประจุชนิดควบคุมได้, และซึ่งยัง ประกอบต่อไปอีกด้วยตัวควบคุมสำหรับ: a) การทำให้เฟสล็อกลูปนี้ปฏิบัติการในภาวะล็อกเฟส ณ ความถี่ที่หนึ่ง: b) การนำการตอบสนองต่อขั้นมาใช้กับเฟสล็อกลูปนี้โดยการเป็นเหตุให้ เฟสล็อกลูปนี้ได้เริ่มต้นล็อกเข้ากับความถี่ที่สองซึ่งแตกต่างจากความดีที่หนึ่งนี้ c) การใช้สัญญาณการกระโดดข้ามพัลส์ที่กำเนิดขึ้นมาโดยตัวตรวจจับการ กระโดดข้ามพัลส์เพื่อกำหนดหาว่าการกระโดดข้ามพัลส์บังเกิดขึ้นมา ซึ่งการกระโดดข้าม พัลส์ที่บังเกิดขึ้นมานี้เป็นการชี้บอกว่า ความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึง ปรารถนา, และ d) การปรับแก้ความกว้างแถบของเฟสล็อกลูปนี้ โดยการปรับแก้กระแส ไฟฟ้าเอาต์พุตของอุปกรณ์พัมป์ประจุชนิดควบคุมได้และการทำขั้นตอน a) ถึง d) ซ้ำอีก จนกระทั่ง ความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา 3 5. เครื่องของข้อถือสิทธิข้อ 34 ซึ่งภายหลังจากความกว้างแถบของเฟส ล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนาแล้ว ตัวควบคุมนี้ยังปรับแก้กระแสไฟฟ้าเอาต์พุตของ อุปกรณ์พัมป์ประจุชนิดควบคุมได้ต่อไปอีกโดยปริมาณที่กำหนดไว้แล้วล่วงหน้า ด้วยเหตุ นี้ จะจูนความกว้างแถบของเฟสล็อกลูปให้เป็นระดับเชิงปฏิบัติการ 3 6. เครื่องของข้อถือสิทธิข้อ 34 ซึ่งตัวควบคุมจะนำตัวการตอบสนองต่อขั้น มาใช้กับเฟสล็อกลูปโดยการเปลี่ยนตัวประกอบตัวหารป้อนในวิถีป้อนกลับของเฟสล็อก ลูปนี้ 3 7. เครื่องซึ่งประกอบด้วย: เฟสล็อกลูปซึ่งกำเนิดสัญญาณเอาต์พุตซึ่งมีความถี่ที่เป็นฟังก์ชันของ ความถี่อ้างอิงและตัวประกอบการหารป้อนกลับ; และ ตัวตรวจจับการกระโดดข้ามพัลส์ที่ได้รับการต่อคู่ควบกับเฟสล็อกลูป ซึ่ง กำเนิดสัญญาณการกระโดดข้ามพัลส์ที่ชี้บอกว่า จำนวน X ของการกระโดดข้ามพัลส์ บังเกิดขึ้นมาในเฟสล็อกลูปนี้ ซึ่ง X เป็นจำนวนที่กำหนดไว้แล้วล่วงหน้า 3 8. เครื่องของข้อถือสิทธิข้อ 37 ซึ่งตัวตรวจจับการกระโดดข้ามพัลส์นี้จะ ประกอบด้วย: วิถีทางตรวจจับการกระโดดข้ามพัลส์เดียวสำหรับการกำเนิดสัญญาณที่ หนึ่งซึ่งได้รับการใช้อ้างแต่ละครั้งเมื่อตรวจจับการกระโดดข้ามพัลส์ ตัวหารความถี่ที่ได้รับการต่อคู่ควบเพื่อรับสัญญาณที่หนึ่งนี้ สำหรับการ กำเนิดสัญญาณนี้ขึ้นมาเป็นสัญญาณการกระโดดข้ามพัลส์ ซึ่งได้รับการอ้างสำหรับทุก ๆ จำนวน X ของการใช้อ้างของสัญญาณที่หนึ่งนี้ 3 9. เครื่องของข้อถือสิทธิข้อ 37 ซึ่ง: เฟสล็อกลูปนี้จะรวมถึงอุปกรณ์พัมป์ประจุชนิดควบคุมได้, และซึ่งยัง ประกอบต่อไปอีกด้วยตัวควบคุมสำหรับ: a) การทำให้เฟสล็อกลูปนี้ปฏิบัติการในภาวะล็อกเฟส ณ ความถี่ที่หนึ่ง: b) การนำการตอบสนองต่อขั้นมาใช้กับเฟสล็อกลูปนี้โดยการเป็นเหตุให้ เฟสล็อกลูปนี้ได้เริ่มต้นล็อกเข้ากับความถี่ที่สองซึ่งแตกต่างจากความดีที่หนึ่งนี้; c) การใช้สัญญาณการกระโดดข้ามพัลส์ที่กำเนิดขึ้นมาโดยตัวตรวจจับการ กระโดดข้ามพัลส์เพื่อกำหนดหาว่าจำนวน X ของการกระโดดข้ามพัลส์ได้บังเกิดขึ้นมา ซึ่ง จำนวน X ของการกระโดดข้ามพัลส์ที่บังเกิดขึ้นมาเป็นการชี้บอกว่า ความกว้างแถบของ เฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา, และ d) การปรับแก้ความกว้างแถบของเฟสล็อกลูปนี้ โดยการปรับแก้กระแส ไฟฟ้าเอาต์พุตของอุปกรณ์พัมป์ประจุชนิดควบคุมได้และการทำขั้นตอน a) ถึง d) ซ้ำอีก จนกระทั่ง ความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา 4 0. เครื่องของข้อถือสิทธิข้อ 39 ซึ่งภายหลังจากความกว้างแถบของเฟส ล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนาแล้ว ตัวควบคุมนี้ยังปรับแก้กระแสไฟฟ้าเอาต์พุตของ อุปกรณ์พัมป์ประจุชนิดควบคุมได้ต่อไปอีกโดยปริมาณที่กำหนดไว้แล้วล่วงหน้า ด้วยเหตุ นี้ จะจูนความกว้างแถบของเฟสล็อกลูปให้เป็นระดับเชิงปฏิบัติการ 4 1.เครื่องของข้อถือสิทธิข้อ 39 ซึ่งตัวควบคุมจะนำตัวการตอบสนองต่อขั้น มาใช้กับเฟสล็อกลูปโดยการเปลี่ยนตัวประกอบตัวหารป้อนในวิถีป้อนกลับของเฟสล็อก ลูปนี้ 4
2. สิ่งของการผลิตที่ประกอบด้วยตัวกลางเก็บข้อมูลที่ใช้กับคอมพิวเตอร์ ได้ซึ่งมีวิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้ ซึ่งทำให้เป็นรูปลักษณะขึ้นมา ในนั้นสำหรับการจูนความกว้างแถบของเฟสล็อกลูปให้เป็นระดับที่พึงปรารถนา ซึ่งวิถี ทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้ในสิ่งของการผลิตดังกล่าวจะประกอบ ด้วย: a) วิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุ ให้คอมพิวเตอร์ได้ทำให้ฟอสล็อกลูปปฏิบัติการในภาวะล็อกเฟส ณ ความถี่ที่หนึ่ง b) วิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุ ให้คอมพิวเตอร์ได้นำการตอบสนองต่อขั้นมาใช้กับเฟสล็อกลูปโดยการเป็นเหตุให้เฟส ล็อกลูปนี้ได้เริ่มต้นล็อกกับความถี่ที่สอง ซึ่งแตกต่างจากความถี่ที่หนึ่งนี้ c) วิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุ ให้คอมพิวเตอร์ซึ่งเกี่ยวข้องกับการตอบสนองต่อชั้นที่นำมาใช้ และซึ่งเป็นการชี้บอกว่า ความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา, และ d) วิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุ ให้คอมพิวเตอร์ได้ปรับแก้ความกว้างแถบของเฟสล็อกลูปและเพื่อทำการปฏิบัติการของ รหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้ a) ถึง d) ซ้ำอีก จนกระทั่ง ความกว้างแถบของ เฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา 4
3. สิ่งของการผลิตของข้อถือสิทธิข้อ 42 ซึ่งยังประกอบต่อไปอีกด้วยวิถี ทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุให้คอมพิวเตอร์ได้ ปรับแก้ความกว้างแถบของเฟสล็อกเฟสนี้โดยปริมาณที่กำหนดไว้แล้วล่วงหน้า ด้วยเหตุนี้ จะจูนความกว้างแถบของเฟสล็อกลูปนี้ให้เป็นระดับเชิงปฏิบัติการ 4
4. สิ่งของการผลิตของข้อถือสิทธิข้อ 42 ซึ่งวิถีทางของรหัสโปรแกรมที่ อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุให้คอมพิวเตอร์ได้นำการตอบสนองต่อขั้น มาใช้กับเฟสล็อกลูปจะประกอบด้วย วิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้ สำหรับการเป็นเหตุให้คอมพิวเตอร์ได้เปลี่ยนค่าการหารความถี่ในวิถีป้อนกลับของเฟส ล็อกลูป 4
5. สิ่งของการผลิตของข้อถือสิทธิข้อ 42 ซึ่งวิถีทางของรหัสโปรแกรมที่ อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุให้คอมพิวเตอร์ได้ตรวจจับพารามิเตอร์ ซึ่ง เกี่ยวข้องกับการตอบสนองต่อขั้นที่นำมาใช้จะประกอบด้วย วิถีทางรหัสของโปรแกรมที่ อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุให้คอมพิวเตอร์ได้ตรวจรู้ว่าการกระโดดข้าม พัลส์บังเกิดขึ้นมา 4
6. สิ่งของการผลิตของข้อถือสิทธิข้อ 42 ซึ่งวิถีทางของรหัสโปรแกรมที่ อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุให้คอมพิวเตอร์ได้ปรับแก้ความกว้างแถบของ เฟสล็อกลูปนี้ และการปฏิบัติการของวิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้ a) ถึง d) ซ้ำอีก จนกระทั่งความกว้างแถบของเฟสล็อกลูปนี้อยู่ ณ ระดับที่พึงปรารถนา จะ ประกอบด้วยวิถีทางของรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้สำหรับการเป็นเหตุให้ คอมพิวเตอร์ได้ปรับแก้ความกว้างแถบของเฟสล็อกลูป และได้ทำการปฏิบัติการของวิถี ทางรหัสโปรแกรมที่อ่านด้วยคอมพิวเตอร์ได้ a) ถึง d) ซ้ำอีก จนกระทั่ง ไม่มีการกระโดด ข้ามพัลส์ได้รับการตรวจจับเมื่อนำการตอบสนองต่อขั้นมาใช้กับเฟสล็อกลูปนี้
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH40503A3 true TH40503A3 (th) | 2000-09-28 |
| TH28705C3 TH28705C3 (th) | 2010-09-14 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641324A (en) | Signal correction apparatus | |
| JP2679889B2 (ja) | 無線通信装置及びその装置の受信制御方式 | |
| US7639090B2 (en) | Phase detector for reducing noise | |
| US20070291173A1 (en) | Phase lock loop and digital control oscillator thereof | |
| KR20010052536A (ko) | 위상 동기 루프의 대역폭을 동조하기 위한 방법 | |
| US20120303996A1 (en) | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain | |
| US4309662A (en) | Circuit for rapidly resynchronizing a clock | |
| US7382146B2 (en) | Semiconductor testing apparatus | |
| US4330759A (en) | Apparatus for generating synchronized timing pulses from binary data signals | |
| US7375592B2 (en) | System and method for maintaining an accurate frequency on a voltage controlled oscillator | |
| US4878231A (en) | N-PI phase/frequency detector | |
| KR100434501B1 (ko) | 듀티 정정을 기반으로 하는 주파수 체배기 | |
| US7663416B2 (en) | Apparatus and related method for generating output clock | |
| TH28705C3 (th) | การจูนความกว้างแถบของเฟสล็อกลูป | |
| TH40503A3 (th) | การจูนความกว้างแถบของเฟสล็อกลูป | |
| EP0459446A1 (en) | Numerical controlled oscillator | |
| US9548749B2 (en) | Operating parameter circuitry and method | |
| JP2009253951A (ja) | パルス幅補正装置およびパルス幅補正方法 | |
| US10718811B2 (en) | Jitter measurement circuit and jitter measurement system | |
| US7453911B2 (en) | Method and device for controlling stuffing | |
| US7733987B2 (en) | Clock signal reproduction device and clock signal reproduction method | |
| US5027373A (en) | N-pi phase/frequency detector | |
| US20030112043A1 (en) | PLL circuit and control method for PLL circuit | |
| US4712076A (en) | Circuit for phase locking a clock signal to a series of pulses | |
| JPH05110427A (ja) | 位相同期回路 |