TH38161A - ส่วนมาตรฐานสำหรับเรียงแนวแม่พิมพ์วงจรรวม - Google Patents
ส่วนมาตรฐานสำหรับเรียงแนวแม่พิมพ์วงจรรวมInfo
- Publication number
- TH38161A TH38161A TH9701005230A TH9701005230A TH38161A TH 38161 A TH38161 A TH 38161A TH 9701005230 A TH9701005230 A TH 9701005230A TH 9701005230 A TH9701005230 A TH 9701005230A TH 38161 A TH38161 A TH 38161A
- Authority
- TH
- Thailand
- Prior art keywords
- standard
- integrated circuit
- layer
- area
- oxide layer
- Prior art date
Links
Abstract
DC60 (30/01/41) ส่วนมาตรฐานสำหรับเรียงแนวแม่พิมพ์วงจรรวม ในระบบโครงร่างหนึ่ง ส่วนมาตรฐานจะถูกจัดโครงแบบเพื่อถูกเปิดให้เห็น โดย การกัดสลักทางเคมีโดยใช้ เลเซอร์ โดยผ่านสับสเตรตที่เป็น ซิลิคอน โดยผ่านด้านหลังของแม่พิมพ์วงจรรวมที่ถูก บรรจุแพค เกจ C4 ส่วนมาตรฐานที่ถูกบรรยายในปัจจุบัน จะมีส่วนที่เป็น บริเวณ แพร่กระจายแบบลอยที่ถูกวางในสับสเตรต ชั้นของออกไซด์ ที่ปราศจากหน้า สัมผัสโลหะ จะถูกวางเหนือบริเวณแพร่กระจาย ภายในบริเวณที่เป็นส่วนมาตรฐาน ของวงจรรวม ชั้นแพทเทิร์นของ โลหะจะถูกวางใต้ชั้นของออกไซด์ เพื่อจัดให้ มีข่าวสารเกี่ยว กับการเรียงแนว ชั้นแพทเทิร์นของโลหะจะถูกจัดโครงแบบให้ มอง เห็นได้โดยผ่านชั้นของออกไซด์ หลังจากสับส เตรตที่เป็นซิลิคอนได้ถูกกำจัดจาก บริเวณที่เป็นส่วนมาตรฐาน ตัวกั้นแสงจะถูกวางระหว่างชั้นแพทเทิร์นของโลหะ และชั้น วัสดุเติมด้านล่างที่เป็นอีพอกซีที่อยู่ข้างใต้ เพื่อลด ความเสี่ยงของปริมาณ ที่มากเกินไปของแสง จากการทำให้โผล่ ขึ้นมาที่ชั้นอีพอกซีที่อยู่ข้างใต้ ให้เหลือน้อย ที่สุด ซึ่งจะลดความเสี่ยงของชั้นอีพอกซีจากการทำให้วงจรรวม จาก การเปิดรับแสง ที่มากเกินไปเสียหายให้เหลือน้อยที่สุด เนื่องจากส่วนมาตรฐานที่ถูกบรรยายใน ปัจจุบัน จะไม่มีส่วน ที่เป็นหน้าสัมผัสใดก็ตามในชั้นของออกไซด์ ขั้นตอนเพิ่ม เติมการ ใช้ประโยชน์ตัวกัดผิวโดยใช้ลำไอออนที่ถูกรวมอยู่ที่ จุดเดียว ไม่จำเป็นอีกต่อไป และ เพราะฉะนั้น ส่วนมาตรฐานที่ถูกบรรยายในปัจจุบัน เท่านั้น จำเป็นต้อง ใช้สารเคมี กัดด้วยเครื่องกัดสลักทางเคมีโดยใช้เลเซอร์ เพื่อที่จะถูกเปิดให้เห็น ส่วนมาตรฐานสำหรับเรียงแนวแม่พิมพ์วงจรรวม ในระบบโครงร่างหนึ่งส่วนมาตรฐานจะถูกจัดโครงแบบเพื่อถูกเปิดให้เห็น โดย การกัดสลักทางเคมีโดยใช้เลเซอร์ โดยผ่านสับสเตรตที่เป็น ซิลิคอน โดยผ่านด้านหลังของแม่พิมพ์วงจรรวมที่ถูกบรรจุแดค เกจ C4 ส่วนมาตรฐานที่ถูกบรรยายในปัจจุบัน จะมีส่วนที่เป็น บริเวณแพร่กระจายแบบลอยที่ถูกวางในสับสเตรต ชั้นของออกไซด์ ที่ปราศจากหน้าสัมผัสโลหะ จะถูกวางเหนือบริเวณแพร่กระจาย ภายในบริเวณที่เป็นส่วนมาตรฐานของวงจรรวม ชั้นแพทเทิร์นของ โลหะจะถูกวางใต้ชั้นของออกไซด์ เพื่อจัดให้มีข่าวสารเกี่ยว กับการเรียงแนว ชั้นแพทเทิร์นของโลหะจะถูกจัดโครงแบบให้มอง เห็นได้โดยผ่านชั้นของออกไซด์ หลังจากสับส เตรตที่เป็นซิลิคอนได้ถูกกำจัดจากบริเวณที่เป็นส่วนมาตรฐาน ตัวกั้นแสงจะถูกวางระหว่างชั้นแพทเทิร์นของโลหะและชั้น วัสดุเติมด้านล่างที่เป็นอีพอกซีที่อยู่ข้างใต้ เพื่อลด ความเสี่ยงของปริมาณที่มากเกินไปของแสง จากการทำให้โผล่ ขึ้นมาที่ชั้นอีพอกซีที่อยู่ข้างใต้ ให้เหลือน้อยที่สุด ซึ่งจะลดความเสี่ยงของชั้นอีพอกซีจากการทำให้วงจรรวม จาก การเปิดรับแสงที่มากเกินไปเสียหายให้เหลือน้อยที่สุด เนื่องจากส่วนมาตรฐานที่ถูกบรรยายในปัจจุบัน จะไม่มีส่วน ที่เป็นหน้าสัมผัสใดก็ตามในชั้นของออกไซด์ ขั้นตอนเพิ่ม เติมการใช้ประโยชน์ตัวกัดผิวโดยใช้ลำไอออนที่ถูกรวมอยู่ที่ จุดเดียว ไม่จำเป็นอีกต่อไป และเพราะฉะนั้น ส่วนมาตรฐานที่ถูกบรรยายในปัจจุบัน เท่านั้น จำเป็นต้อง ใช้สารเคมีกัดด้วยเครื่องกัดสลักทางเคมีโดยใช้เลเซอร์ เพื่อที่จะถูกเปิดให้เห็น
Claims (2)
1. ส่วนมาตรฐานสำหรับเรียงแนวแม่พิมพ์วงจรรวม ซึ่งส่วนมาตรฐานจะถูกวางในบริเวณที่เป็นส่วนมาตรฐานของแม่พิมพ์วงจร รวม ซึ่งมีส่วนประกอบดังต่อไปนี้ บริเวณแพร่กระจายที่ถูกวางในสับสเตรตของแม่พิมพ์วงจรรวม ในบริเวณที่เป็นส่วนมาตรฐาน ชั้นของออกไซด์ที่ถูกวางเหนือบริเวณแพร่กระจาย โดยปราศจาก หน้าสัมผัสในบริเวณที่เป็นส่วนมาตรฐาน และ แพทเทิร์นของโลหะที่ถูกวางเนหือชั้นของออกไซด์ ในบริเวณ ที่เป็นส่วนมาตรฐาน
2. ส่วนมาตรฐานที่ถูกบรรยายในข้อถือสิทธิ 1 ซึ่งยังคง ประกอบด้วยตัวกั้นแสงที่ถูกวางในบริเวณที่เป็นส่วนมาตรฐาน แท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH38161A true TH38161A (th) | 2000-04-21 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7745261B2 (en) | Chip scale package fabrication methods | |
| TW365038B (en) | A fiducial for aligning an integrated circuit die | |
| KR100344833B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| US6845554B2 (en) | Method for connection of circuit units | |
| CN100456428C (zh) | 半导体装置的制造方法 | |
| CN101540310B (zh) | 半导体封装及其制作方法 | |
| US5275958A (en) | Method for producing semiconductor chips | |
| US6699782B2 (en) | Method of fabricating a wafer level package | |
| KR970008536A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW428264B (en) | Method for forming an integrated circuit | |
| US20140070413A1 (en) | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus | |
| KR960043371A (ko) | 단파 수직 캐비티면 방출 레이저 장치 및 그 제조 방법 | |
| TH38161A (th) | ส่วนมาตรฐานสำหรับเรียงแนวแม่พิมพ์วงจรรวม | |
| US7514769B1 (en) | Micro surface mount die package and method | |
| EP0069511A1 (en) | Fabricating integrated circuits | |
| US5897333A (en) | Method for forming integrated composite semiconductor devices | |
| KR980005930A (ko) | 반도체장치 및 그 제조방법 | |
| JPS56161687A (en) | Semiconductor laser | |
| JPH02253642A (ja) | 半導体装置およびその製造方法 | |
| US11824012B2 (en) | Integrated circuit package structure and method of manufacturing the same | |
| KR100709454B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2001297956A (ja) | 半導体チップ、該半導体チップを備えた半導体装置及び半導体モジュール、並びに半導体ウエハ | |
| US6930042B1 (en) | Method for producing a semiconductor component with at least one encapsulated chip on a substrate | |
| KR20040094165A (ko) | 열 방출 스택 패키지 | |
| JPH09214079A (ja) | 配線基板 |