TH35841A - A system for allowing double orders to be executed in a single pass and a method for that. - Google Patents
A system for allowing double orders to be executed in a single pass and a method for that.Info
- Publication number
- TH35841A TH35841A TH9801004138A TH9801004138A TH35841A TH 35841 A TH35841 A TH 35841A TH 9801004138 A TH9801004138 A TH 9801004138A TH 9801004138 A TH9801004138 A TH 9801004138A TH 35841 A TH35841 A TH 35841A
- Authority
- TH
- Thailand
- Prior art keywords
- address
- memory
- bus
- word
- address bus
- Prior art date
Links
Abstract
DC60 (11/11/41) ระบบสำหรับยอมให้คำสั่งแบบคำคู่ถูกดำเนินการในรอบเดียว ซึ่งจะยอมให้ ระบบตัวประมวลผลเพิ่มพื้นที่ว่างในหน่วยความจำโดยไม่ลดสมรรถนะ บัสเลขที่อยู่ ที่หนึ่งจะถูกประกบกับหน่วยความจำของโปรแกรมเชิงเส้นสำหรับส่งเลขที่อยู่คำสั่ง ที่จะถูกเรียกมาใช้ ไปยังหน่วยความจำของโปรแกรมเชิงเส้น ตัวชี้ จะถูกประกบกับ บัสเลขที่อยู่ที่หนึ่งสำหรับจัดเก็บตำแหน่งที่ตั้งของเลขที่อยู่ของคำสั่งที่กำลังใช้อยู่ใน หน่วยความจำของโปรแกรมเชิงเส้นที่จะถูกเรียกมาใช้ และสำหรับกำหนดตำแหน่งที่ตั้ง ของเลขที่อยู่ของคำสั่งที่กำลังใช้อยู่ที่จะถูกเรียกมาใช้บนบัสเลขที่อยู่ที่หนึ่ง บัสเลขที่ อยู่ที่สอง จะถูกจัดให้มีขึ้น และมีปลายด้านหนึ่งที่ถูกประกบกับเอาท์พุทของหน่วย ความจำของโปรแกรม และปลายที่สองที่ถูกประกบกับบัสเลขที่อยู่หนึ่ง บัสเลขที่ อยู่ที่สอง จะถูกใช้สำหรับจัดวางเลขที่อยู่ของตัวถูกดำเนินการของคำที่สองของคำสั่ง แบบคำคู่ลงบนบัสเลขที่อยู่ที่หนึ่ง หลังจากเลขที่อยู่ของตัวถูกดำเนินการของคำที่หนึ่ง ของคำสั่งแบบคำคู่ได้ถูกกำหนดบนบัสเลขที่อยู่ที่หนึ่ง สิ่งนี้ จะยอมให้เลขที่อยู่ของ คำที่หนึ่งและคำที่สองถูกประกอบรวม เพื่อจัดให้มีค่าของเลขที่อยู่แบบเต็มของคำสั่ง แบบคำคู่ในรอบเดียว ระบบสำหรับยอมให้คำสั่งแบบคำคู่ถูกดำเนินการในรอบเดียวซึ่งจะยอมให้ระบบตัวประมวลผลเพิ่มพื้นที่ว่างในหน่วยความจำ โดยไม่ลดสมรรถนะ บัสเลขที่อยู่ที่หนึ่งที่ถูกประกบกับหน่วย ความจำของโปรแกรมเชิงเส้นสำหรับส่งเลขที่อยู่คำสั่งที่จะ ถูกเรียกมาใช้ไปยังหน่วยความจำของโปรแกรมเชิงเส้น ตัวชี้ จะถูกประกบกับบัสเลขที่อยู่ที่หนึ่งสำหรับจัดเก็บตำแหน่ง ที่ตั้งของเลขที่อยู่ของคำสั่งที่กำลังใช้อยู่ในหน่วยความ จำของโปรแกรมเชิงเส้นที่จะถูกเรียกมาใช้ และสำหรับกำหนด ตำแหน่งที่ตั้งของเลขที่อยู่ของคำสั่งที่กำลังใช้อยู่ที่จะ ถูกเรียกมาใช้บนบัสเลขที่อยู่ที่หนึ่ง บัสเลขที่อยู่ที่สอง จะถูกใช้สำหรับจัดวางเลขที่อยู่ของตัวถูกดำ เนินการของคำที่สองของคำสั่งแบบคำคู่ลงบนบัสเลขที่อยู่ที่ หนึ่ง หลังจากเลขที่อยู่ของตัวถูกดำเนินการของคำที่หนึ่ง ของคำสั่งแบบคำคู่ได้ถูกกำหนดบนบัสเลขที่อยู่ที่หนึ่ง สิ่ง นี้ จะยอมให้เลขที่อยู่ของคำที่หนึ่งและคำที่สองถูกประกอบ รวม เพื่อจัดให้มีค่าของเลขที่อยู่แบบเต็มของคำสั่งแบบคำ คู่ในรอบเดียว DC60 (11/11/41) A system for allowing dual-word instructions to be executed in a single pass, allowing the processor system to free up memory without degrading performance. Bus address The first one will be attached to the linear program memory for sending the instruction address. To be used To the linear program memory, the pointer will be articulated with One address bus to store the location of the address number of the command currently in use. Memory of the linear program that will be retrieved. And for determining the location The address of the currently running instruction to be retrieved on the first address bus, the second address bus will be provided. And one end is articulated to the output of the unit. Program memory And the second end connected to one address bus, the second address bus is used to place the address of the operand of the second word of the command. Double-word form on the bus at one address After the address of the first word operand Of a double instruction is assigned on one address bus.This allows the address number of The first and second words are combined. To provide the full address value of the command Double word form in one round A system for allowing dual instruction to be executed in one pass, allowing the processor system to free up memory space. Without reducing performance One address bus that is attached to the unit. Memory of a linear program for sending the address number to the command to Called to the memory of a linear program, the pointer is attached to one address bus to store the location. The location of the address of the command currently in use in memory. Remember of the linear program that will be run. And for determining Location of the address of the currently running command to Is called to use on the first address bus Second address bus Will be used to place the address number of the black Execution of the second word of the double-word instruction onto the first-address bus after the address of the first-word operand. The number of double instructions is assigned on the first address bus. This allows the address numbers of the first and second words to be combined to provide the full address value of the precedent instruction. words Pair in one round
Claims (1)
Publications (1)
Publication Number | Publication Date |
---|---|
TH35841A true TH35841A (en) | 1999-11-12 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4648034A (en) | Busy signal interface between master and slave processors in a computer system | |
US6779102B2 (en) | Data processor capable of executing an instruction that makes a cache memory ineffective | |
KR930001086A (en) | CPU with integrated multiplication / accumulation unit | |
US7805590B2 (en) | Coprocessor receiving target address to process a function and to send data transfer instructions to main processor for execution to preserve cache coherence | |
KR930700907A (en) | Apparatus and method for providing a stall cache | |
JPS59231652A (en) | Detection system for memory access overlap | |
US20070300042A1 (en) | Method and apparatus for interfacing a processor and coprocessor | |
JPS62102344A (en) | Buffer memory control system | |
TH35841A (en) | A system for allowing double orders to be executed in a single pass and a method for that. | |
US7925862B2 (en) | Coprocessor forwarding load and store instructions with displacement to main processor for cache coherent execution when program counter value falls within predetermined ranges | |
US7039789B2 (en) | Circular addressing algorithms providing increased compatibility with one or more higher-level programming languages | |
US6243798B1 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
TW267222B (en) | Improved method and system of addressing | |
US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
US5349672A (en) | Data processor having logical address memories and purge capabilities | |
JP5480793B2 (en) | Programmable controller | |
US20020108022A1 (en) | System and method for allowing back to back write operations in a processing system utilizing a single port cache | |
JPH05173778A (en) | Data processor | |
JPH0412860B2 (en) | ||
JPS6126701B2 (en) | ||
JPH0154729B2 (en) | ||
KR920022105A (en) | Microprocessor with Internal Cache Memory Unit | |
JPS6029131B2 (en) | Diagnostic method | |
JPS63208144A (en) | Cache memory controller | |
JPH01173143A (en) | Memory management unit |