TH23499A - หน่วยรับสัญญาณและประมวลผลสัญญาณ - Google Patents
หน่วยรับสัญญาณและประมวลผลสัญญาณInfo
- Publication number
- TH23499A TH23499A TH9501000317A TH9501000317A TH23499A TH 23499 A TH23499 A TH 23499A TH 9501000317 A TH9501000317 A TH 9501000317A TH 9501000317 A TH9501000317 A TH 9501000317A TH 23499 A TH23499 A TH 23499A
- Authority
- TH
- Thailand
- Prior art keywords
- current
- conductor
- circuit
- transistor
- unit
- Prior art date
Links
Abstract
หน่วยรับสัญญาณและประมวลผลสัญญาณเชื่อมต่อกับตัวนำตัวหนึ่งหรือหลาย ๆ ตัว ที่ถูกปรับไว้ให้ส่งสัญญาณที่เป็นตัวพาข้อ มูลในรูปแบบของพัลส์ของแรงดัน ตัวนำจะเชื่อมต่อ กับ ทรานซิสเตอร์ในวงจรรับสัญญาณ เพื่อให้เกิดผลกับกระแส โดย ใช้การเปลี่ยนค่าในพัลส์ ของแรงดันและค่าแรงดันของพัลส์ กระแสจะอยู่ในรูปของพัลส์ที่ไหลผ่านตัวทรานซิสเตอร์ กระแสจะ ถูกให้กำเนิดขึ้นโดยการเปลี่ยนแปลงค่าพัลส์ของแรงดันและ ระดับของแรงดัน กระแส จะถูกกำหนดให้เป็นรูปของสัญญาณปรับให้ เป็นตัวพาข้อมูลโดยวงจรประมวลผลสัญญาณ ทรานซิสเตอร์ในวงจร รับสัญญาณจะทำงานประสานกับทรานซิสเตอร์ตัวอื่น ๆ อีกตัว หนึ่ง เป็นอย่างนน้อยที่สุด เพื่อที่มันจะได้ทำงานพร้อมกัน ประกอบ เป็นวงจรสะท้อนกลับกระแส
Claims (70)
1. หน่วยรับสัญญาณและหน่วยประมวลสัญญาณเชื่อมต่อกับตัวนำตัวหนึ่ง เป็นอย่างน้อยที่สุด เพื่อส่งสัญญาณที่เป็นตัวพา สารสนเทศในลักษณะที่เป็นพัลส์ของ แรงดังที่ซึ่งประกอบด้วย : - วงจรรับสัญญาณที่มีทรานซิสเตอร์ที่หนึ่งเชื่อมต่อโดยตรง กับตัวนำ เพื่อให้มี ผลต่อกระแสตามการปรับเปลี่ยนในพัลส์ของ แรงดัน และค่าแรงดันของพัลส์ของแรงดัน ที่ซึ่งกระแสจะอยู่ใน รูปของพัลส์ที่ผ่านทรานซิลเตอร์ และถูกสร้างขึ้นโดยการปรับ เปลี่ยน ของแรงดันและระดับแรงดัน : - วงจรประมวลสัญญาณเพื่อประมวลกระแสที่ได้รับผลตามรูปแบบ ของการพา สารสนเทศของสัญญาณ : และ - วงจรสะท้อนกลับกระแสแบบลอยตัวที่มีทรานซิลเตอร์ที่สอง เป็นอย่างน้อย ที่สุด ทำงานร่วมกับทรานซิสเตอร์ที่หนึ่ง
2. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งหน่วยจะมีสัณฐานเพื่อ ส่งสัญญาณไปที่จุด ปลายเพียงจุดเดียว และทรานซิสเตอร์ในวงจร รับสัญญาณเป็นทรานซิสเตอร์ NMOS ที่เชื่อมต่อเพื่อรับพัลส์ ของแรงดันที่ปรากฎบนตัวนำและทรานซิสเตอร์ MMOS เพิ่มเติม จะ เชื่อมต่อกับทรานซิสเตอร์ที่สองเป็นอย่างน้อยที่สุด ซึ่งก็ เป็นทรานซิสเตอร์ MMOS ด้วยเช่นกัน เพื่อสร้างขั้นเป็นวงจร สะท้อนกลับกระแส
3. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งทรานซิสเตอร์ NMOS ที่เชื่อมต่อกันสองตัว จะเชื่อมต่อกับตัวนำ โดยเทอร์มินัล เชื่อมต่อแหล่งพลังงานของมัน
4. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งทรานซิสเตอร์ NMOS ที่เชื่อมต่อกันสองตัว จะเชื่อมต่อกับตัวนำ โดยเทอร์มินัล เชื่อมต่อจุดระบายประจุของมัน
5. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งทรานซิสเตอร์ NMOS ที่เชื่อมต่อกันสองตัว จะเชื่อมต่อกันและกัน และกับขั้วต่าง ศักย์เทียบเป็นหลักโดยเทอร์มินัลที่เป็นเกทของมัน
6. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งทรานซิสเตอร์ NMOS จะ ได้รับกระแสจาก วงจรสะท้อนกลับกระแสวงจรหนึ่ง เป็นอย่างน้อย ที่สุด
7. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งกระแสที่หนึ่งที่ถูก ส่งให้ไหลผ่านทรานซิสเตอร์ NMOS ตัวที่หนึ่ง จะถูกส่งผ่าน วงจรสะท้อนกลับกระแสชุดที่หนึ่ง เพื่อสะท้อนกลับ จำนวนครั้ง ตามเลือก (n) และกระแสที่สองที่ถูกส่งให้ไหลผ่าน ทรานซิสเตอร์ NMOS ตัวที่สอง จะถูกส่งผ่านวงจรสะท้อนกลับ กระแสชุดที่สอง เพื่อสะท้อนกลับตามจำนวน ครั้งตามเลือกอีก ชุดหนึ่ง (n+1)
8. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งความแตกต่างระหว่าง ค่าชั่วขณะของกระแส ที่หนึ่งและที่สองจะเชื่อมต่อกับตัวขยาย สัญญาณที่ประกอบด้วย ทรานซิสเตอร์ NMOS ตัวหนึ่ง และ ทรานซิสเตอร์ PMOS ตัวหนึ่ง เชื่อมต่อกันและกันเป็นอนุกรม ในตัวขยาย สัญญาณจะมีลักษณะเฉพาะทางเทคนิคต่างกัน และลักษณะ เฉพาะทางเทคนิคจะถูก เลือก ดังนั้น ตัวทรานซิสเตอร์จะชดเชย การเบี่ยงเบนของเวลาอันเนื่องมาจากความ แตกต่างระหว่างวงจร สะท้อนกลับกระแสจำนวนที่หนึ่งและที่สอง
9. หน่วยตามข้อถือสิทธิ ข้อ 2 ที่ซึ่งทรานซิสเตอร์ NMOS ทั้งสอง จะเชื่อมต่อ กับตัวนำที่สองและเชื่อมต่อกันและกัน เพื่อสร้างขึ้นเป็นวงจรสะท้อนกลับกระแสเพื่อที่จะ สร้างค่า ของกระแสคงที่ และทรานซิสเตอร์ NMOS ตัวหนึ่งที่อยู่ร่วม กับตัวนำที่หนึ่งจะ ปรับเปลี่ยนค่ากระแสของมันได้ โดยขึ้น อยู่กับพัลส์ของแรงดัน และการปรับเปลี่ยน ก็ปรากฎบนตัวนำที่ หนึ่งค่าใดค่าหนึ่ง เป็นอย่างน้อยที่สุด
10. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งวงจรรับสัญญาณมี ทรานซิสเตอร์ NMOS ตัวหนึ่ง เชื่อมต่อกับตัวนำที่หนึ่ง และ ทรานซิสเตอร์ NMOS สองตัว ซึ่งสร้างขึ้นเป็นวงจร สะท้อนกลับ มาเชื่อมต่อกับตัวนำที่สอง
11. หน่วยตามข้อถือสิทธิ ข้อ 10 ที่ซึ่งทรานซิสเตอร์ NMOS สองตัว จะเชื่อมต่อขนานกับตัวนำตัวที่หนึ่ง
12. หน่วยตามข้อถือสิทธิ ข้อ 10 ที่ซึ่งทรานซิสเตอร์ NMOS อย่างน้อยที่สุด สองคู่ โดยแต่ละคู่จะทำงานร่วมกันเป็นวงจร สะท้อนกลับกระแสเชื่อมต่อกับตัวนำที่สอง
13. หน่วยตามข้อถือสิทธิ ข้อ 10 ที่ซึ่งเทอร์มินัลของแหล่ง พลังงานของ ทรานซิสเตอร์ NMOS แต่ละตัวจะเชื่อมต่อกับตัวนำ ตัวที่หนึ่ง
14. หน่วยตามข้อถือสิทธิ ข้อ 10 ที่ซึ่งเทอร์มินัลของจุด ประบายประจุของ ทรานซิสเตอร์ NMOS แต่ละตัวจะเชื่อมตัวกับ ตัวนำตัวที่หนึ่ง
15. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งหน่วยจะมีสัณฐาน เพื่อส่งสัญญาณต่าง ๆ ผ่านตัวนำที่หนึ่งและที่สอง ที่ซึ่ง ตัวนำแต่ละตัวจะส่งสัญญาณที่เป็นตัวพาสารสนเทศใน ลักษณะที่ เป็นพัลส์ของแรงดัน และตัวนำแต่ละตัวจะเชื่อมต่อ ทรานซิสเตอร์แต่ละตัวใน วงจรรับสัญญาณ เพื่อให้มีผลต่อกระแส ที่ไหลผ่านทรานซิสเตอร์แต่ละตัวตามการปรับ เปลี่ยนในพัลส์ ของแรงดัน และค่าแรงดันของพัลส์ โดยแต่ละกระแสจะประกอบ ด้วยพัลส์ และถูกสร้างขึ้นโดยการปรับเปลี่ยนในพัลส์ของแรง ดัน และระดับของแรงดัน ตามลำดับ และทรานซิสเตอร์เป็น ทรานซิสเตอร์ NMOS เชื่อมต่อเพื่อรับพัลส์ของแรงดันที่ ปรากฎบน ตัวนำต่าง ๆ และทรานซิสเตอร์แต่ละตัว จะเชื่อมต่อ กับทรานซิสเตอร์ NMOS อีกตัวหนึ่ง เพื่อสร้างขึ้นเป็นวงจรสะท้อนกลับกระแส
16. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NOMS จะเชื่อมต่อกับ ตัวนำตัวที่หนึ่งและที่สอง โดยเทอร์มินัล เชื่อมต่อแหล่งพลังงานของมัน
17. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS จะเชื่อมต่อกับ ตัวนำที่หนึ่งและที่สอง โดยเทอร์มินัลเชื่อม ต่อจุดระบายประจุของมัน
18. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS จะเชื่อมต่อกัน และกัน และกับขั้วต่างศักย์เทียบเคียงโดย เทอร์มินัลของเกทของมัน
19. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS จะได้รับกระแส จากวงจรสะท้อนกลับกระแสวงจรหนึ่ง เป็นอย่าง น้อยที่สุด
20. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งกระแสที่หนึ่งที่ ถูกส่งให้ไหลผ่าน ทรานซิลเตอร์ NMOS สองตัวชุดหนึ่ง ที่ ประกอบกันเป็นวงจรสะท้อนกลับ กระแสจะถูก ส่งผ่านวงจรสะท้อน กลับกระแสจำนวนที่หนึ่ง เพื่อสะท้อนกลับจำนวนครั้งตามเลือก (n) และกระแสที่สองที่ส่งผ่านทรานซิสเตอร์ NMOS สองตัวอีก ชุดหนึ่ง ที่ประกอบกันเป็น วงจรสะท้อนกลับ กระแสจะถูกส่ง ผ่านวงจรสะท้อนกลับกระแสจำนวนที่สอง เพื่อสะท้อน กลับจำนวน ครั้งตามเลือกอีกชุดหนึ่ง (n+1) ไปให้ตัวขยายสัญญาณ
21. หน่วยตามข้อถือสิทธิ ข้อ 20 ที่ซึ่งความแตกต่างระหว่าง ค่าชั่วขณะของ กระแสที่หนึ่งและที่สองจะเชื่อมต่อกับตัวขยาย สัญญาณ โดยตัวขยายสัญญาณประกอบ ด้วยทรานซิสเตอร์ NMOS และ ทรานซิสเตอร์ PMOS เชื่อมต่อกันและกันแบบอนุกรม ณตัวขยาย สัญญาณมีลักษณะเฉพาะทางเทคนิคแต่กต่างกัน และลักษณะเฉพาะ ทาง เทคนิคจะถูกเลือก ดังนั้น ทรานซิสเตอร์จะชดเชยการเบี่ยง เบนของเวลาอันเนื่องมาจาก ความแตกต่างระหว่างวงจรสะท้อนกลับ กระแสชุดที่หนึ่งและที่สอง
22. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS สองตัว จะเชื่อมต่อ กับตัวนำตัวที่หนึ่ง และทรานซิสเตอร์ NMSO สองตัว ที่ประกอบขึ้นเป็นวงจรสะท้อนกลับ กระแสจะเชื่อม ต่อกับตัวนำที่สอง
23. หน่วยตามข้อถือสิทธิ ข้อ 22 ที่ซึ่งทรานซิสเตอร์ NMOS อย่างน้อยที่สุด สองคู่ โดยแต่ละคู่ประกอบขึ้นเป็นวงจร สะท้อนกลับกระแส จะเชื่อมต่อกับตัวนำที่สอง
24. หน่วยตามข้อถือสิทธิ ข้อ 22 ที่ซึ่งเทอร์มินัลของแหล่ง พลังงานของ ทรานซิสเตอร์ NMOS จะเชื่อมต่อกับตัวนำตัวที่ หนึ่ง
25. หน่วยตามข้อถือสิทธิ ข้อ 22 ซึ่งเทอร์มินัลของจุดระบาย ประจุของ ทรานซิสเตอร์ NMOS จะเชื่อมต่อโดยตรงกับตัวนำตัว ที่หนึ่ง
26. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS อย่างน้อยที่สุด สองคู่ จะเชื่อมต่อแบบขนานกับตัวนำตัวที่ หนึ่ง
27. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS สองตัว ที่พ่วงกับ ตัวนำตัวที่สองจะเชื่อมต่อกับตัวนำตัวที่ สอง และเชื่อมต่อซึ่งกันและกัน เพื่อประกอบเป็น วงจรสะท้อน กลับกระแส เพื่อที่จะให้กำเนิดค่าของกระแสที่แปรค่าได้ และ ทรานซิสเตอร์ NMOS สองตัว ที่พ่วงกับตัวนำตัวที่หนึ่งจะถูก จัดให้กำเนิดค่าของกระแสที่ปรับค่าได้ โดยขึ้นอยู่กับพัลส์ ของแรงดันที่ปรากฎบนตัวนำตัวที่หนึ่ง
28. หน่วยตามข้อถือสิทธิ ข้อ 27 ที่ซึ่งคู่ของทรานซิสเตอร์ NMOS ที่พ่วงอยู่กับ ตัวนำที่หนึ่งและที่สอง จะเชื่อมต่อกัน เป็นวงจรสะท้อนกลับกระแสและความแตกต่างของ กระแสที่รับไว้ โดยวงจรประมวลผลสัญญาณจะถูกส่งออกไปในลักษณะที่เป็นสัญญาณ เอ้าท์พุทที่เป็นพัลลส์
29. หน่วยตามข้อถือสิทธิ ข้อ 28 ที่ซึ่งทรานซิสเตคอร์ NMOS หนึ่งคู่ที่พ่วงอยู่กับ ตัวนำตัวที่หนึ่งและที่สอง แต่ละตัว ทำหน้าที่เป็นวงจรสะท้อนกลับกระแสลอยแบบวงจรคู่
30. หน่วยตามข้อถือสิทธิ ข้อ 15 ที่ซึ่งทรานซิสเตอร์ NMOS ทั้งสองตัวในคู่ของ ทรานซิสเตอร์ NMOS ที่ร่วมอยู่กับตัวนำ ตัวที่หนึ่งและที่สอง ตัวใดตัวหนึ่งจะได้รับกระแส จากวงจร เคสโค้ด
31. หน่วยตามข้อถือสิทธิ ข้อ 30 ที่ซึ่งทรานซิสเตอร์ NMOS ทั้งสองที่ร่วมอยู่กับ ตัวนำตัวที่หนึ่งและที่สองตัวใดตัว หนึ่งจะเป็นการเชื่อมต่อตามมา โดยตัวหนึ่งกับจำนวนคี่ และ อีกตัวหนึ่งกับจำนวนคู่กับวงจรสะท้อนกลับกระแสในวงจรประมวล ผลสัญญาณ
32. หน่วยตามข้อถือสิทธิ ข้อ 31 ที่ซึ่งวิถีทางในหน่วย ประมวลผลสัญญาณ สำหรับการประเมินความแตกต่างของกระแสจะ เชื่อมต่อตามมา โดยตัวแปลงสำหรับ การให้กำเนิดสัญญาณเอ้าท์ พุท
33. หน่วยตามข้อถือสิทธิ จ้อ 15 ที่ซึ่งวงจรสะท้อนกลับ กระแสเป็นวงจรเคสโค้ด
34. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งจะมีสัณฐานเพื่อส่ง สัญญาณไปที่ จุดปลายทางจุดเดียว ผ่านตัวนำเพื่อส่งสัญญาณที่ เป็นตัวพาสารสนเทศที่มีลักษณะเป็น พัลส์ของแรงดัน โดย ทรานซิสเตอร์ในวงจรรับสัญญาณเป็นทรานซิสเตอร์แบบสองขั้ว เชื่อมต่อเพื่อรับพัลส์ของแรงดันที่ปรากฎบนตัวนำและ ทรานซิสเตอร์แบบสองขั้วเพิ่มเติม จะเชื่อมต่อกับ ทรานซิสเตอร์แบบสองขั้ว เพื่อสร้างขึ้นเป็นวงจรสะท้อนกลับ กระแส
35. หน่วยตามข้อถือสิทธิ ข้อ 34 ที่ซึ่งทรานซิสเตอร์ขั้ว สองตัวที่เชื่อมต่อกัน จะเชื่อมต่อกับตัวนำ โดยเทอร์มินัล ของตัวปล่อยประจุของมัน
36. หน่วยตามข้อถือสิทธิ ข้อ 34 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วสองตัว ที่เชื่อมต่อกันและกัน และกับขั้วต่างศักย์ขั้ว หลักโดยเทอร์มินัลที่เป็นเบสของมัน
37. หน่วยตามข้อถือสิทธิ ข้อ 34 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วสองตัว จะได้รับกระแสจากวงจรสะท้อนกลับกระแสหนึ่งของวง จร อย่างน้อยที่สุด
38. หน่วยตามข้อถือสิทธิ ข้อ 34 ที่ซึ่งกระแสที่หนึ่งที่ ไหลผ่านทรานซิสเตอร์ สองขั้วสองตัว ตัวใดตัวหนึ่ง จะถูกส่ง ผ่านชุดที่หนึ่งของวงจรสะท้อนกลับกระแส เพื่อสะท้อนกลับเป็น จำนวนครั้งตามเลือก (n) และกระแสที่สองที่ไหลผ่านตัวใดตัว หนึ่ง ในทรานซิสเตอร์สองขั้วสองตัวอีกชุดหนึ่ง จะถูกส่งผ่าน ชุดที่สองของวงจรสะท้อนกลับ กระแสเพื่อสะท้อนกลับเป็นจำนวน ครั้งตามเลือกอีกชุดหนึ่ง (n+1)
39. หน่วยตามข้อถือสิทธิ ข้อ 34 ที่ซึ่งความแตกต่างระหว่าง ค่าชั่วขณะของ กระแสที่หนึ่งและที่สอง จะเชื่อมต่อกับตัว ขยายสัญญาณ
40. หน่วยตามข้อถือสิทธิ ข้อ 34 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วในวงจรรับ สัญญาณจะมีจุดเชื่อมต่อที่ฐานของมันเชื่อมต่อ กับศักย์เทียบเคียงและวงจรสะท้อนกลับ กระแสที่เหลือ จะ ประกอบด้วย ทรานซิสเตอร์ PMOS และทรานซิสเตอร์ NMOS ตัวใด ตัวหนึ่ง เป็นอย่างน้อยที่สุด
41. หน่วยตามข้อถือสิทธิ ข้อ 42 ที่ซึ่งการเปลี่ยนแปลงของ กระแสจะเชื่อมต่อ กับตัวขยายความต่างศักย์ เพื่อแปลงความ ต่างศักย์แรงดันที่คร่อมตัวต้านทานไปเป็น สัญญาณ ECL
42. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งวงจรรับสัญญาณจะมี ทรานซิสเตอร์แบบ สองขั้วตัวหนึ่งเชื่อมต่อกับตัวนำที่หนึ่ง และทรานซิสเตอร์แบบสองขั้วสองตัวประกอบกัน เป็นวงจรสะท้อน กลับกระแสเชื่อมต่อกับตัวนำที่สอง
43. หน่วยตามข้อถือสิทธิ ข้อ 42 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้ว อย่างน้อยที่สุด สองตัวจะเชื่อมต่อแบบขนานกับตัวนำตัว ที่หนึ่ง
44. หน่วยตามข้อถือสิทธิ ข้อ 42 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้ว อย่างน้อยที่สุด สองคู่ โดยที่แต่ละคู่จะเชื่อมต่อทำ งานร่วมกันเป็นวงจรสะท้อนกลับกระแสจะเชื่อมต่อ กับตัวนำตัว ที่สอง
45. หน่วยตามข้อถือสิทธิ ข้อ 42 ที่ซึ่งเทอร์มินัลของตัว ปล่อยกระแสของ ทรานซิสเตอร์แบบสองขั้วจะเชื่อมต่อกับตัวนำ ตัวที่หนึ่ง
46. หน่วยตามข้อถือสิทธิ ข้อ 45 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วสองตัวจะเชื่อม ต่อกับตัวนำตัวที่สองและซึ่งกันและกัน เพื่อประกอบเป็นวงจรสะท้อนกลับกระแสเพื่อให้ กำเนิดกระแสคง ที่ และทรานซิสเตอร์แบบสองขั้วตัวหนึ่งร่วมกับตัวนำตัวที่ หนึ่งจะเปลี่ยน ค่ากระแสของมัน โดยขึ้นอยู่กับพัลส์ของแรง ดันค่าหนึ่ง และการเปลี่ยนแปลงที่ปรากฎ บนตัวนำตัวที่หนึ่ง
47. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งหน่วยจะมีสัณฐาน เพื่อรับสัญญาณต่าง ๆ ผ่านตัวนำที่หนึ่งและที่สอง ที่ซึ่ง ตัวนำแต่ละตัวจะส่งสัญญาณที่เป็นตัวพาสารสนเทศ ในลักษณะที่ เป็นพัลส์ของแรงดัน และตัวนำแต่ละตัวจะเชื่อมต่อกับ ทรานซิสเตอร์แบบ สองขั้วในวงจรรับสัญญาณ เพื่อให้มีผลต่อ กระแสที่ไหลผ่านทรานซิสเตอร์ตามการ ปรับเปลี่ยนในพัลส์ของ แรงดัน และค่าแรงดันของพัลส์ที่ซึ่งแต่ละกระแสจะประกอบ ด้วย พัลส์ และถูกสร้างขึ้นโดยการเปลี่ยนของพัลส์ของแรงดัน และระดับแรงดัน โดยแต่ละ กระแสจะได้รับการกำหนดรูปแบบการพา สารสนเทศตามการปรับสัญญาณโดยวงจร ประมวลสัญญาณ และ ทรานซิสเตอร์เป็นทรานซิสเตอร์แบบสองขั้วเชื่อมต่อเพื่อ รับพัลส์ ของ แรงดันที่ปรากฎบนตัวนำต่าง ๆ และทรานซิสเตอร์แต่ละตัวจะ เชื่อมต่อ กับทรานซิสเตอร์แบบสองขั้วอีกตัวหนึ่ง เพื่อสร้าง ขั้นเป็นวงจรสะท้อนกลับกระแส
48. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วจะเชื่อมต่อกับ ตัวนำตัวที่หนึ่งและที่สอง โดยเทอร์ มินัลปล่อยประจุของมัน
49. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วจะเชื่อมต่อกัน และกัน และกับขั้วเทียบขั้วหลักโดยเทอร์ มินัลที่เป็นเบสของมัน
50. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้ว จะได้รับกระแส จากวงจรสะท้อนกลับกระแสวงจรหนึ่ง เป็น อย่างน้อยที่สุด
51. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งความแตกต่างระหว่าง ค่าชั่วขณะของ กระแส ตามลำดับ จะเชื่อมต่อกับตัวขยายสัญญาณ
52. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วสองตัว จะเชื่อมต่อกับตัวนำตัวที่หนึ่ง และทรานซิสเตอร์ แบบสองขั้วสองตัว ซึ่งสร้างเป็นวงจร สะท้อนกลับจะเชื่อมต่อ ร่วมกันกับตัวนำตัวที่สอง
53. หน่วยตามข้อถือสิทธิ ข้อ 52 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้ว อย่างน้อยที่สุด สองคู่ โดยที่แต่ละคู่จะเชื่อมต่อ ประสานทำงานในวงจรสะท้อนกลับกระแสจะเชื่อมต่อ กับตัวนำตัว ที่สอง
54. หน่วยตามข้อถือสทิธิ ข้อ 52 ที่ซึ่งเทอร์มินัลของตัว ปล่อยประจุของ ทรานซิสเตอร์แบบสองขั้วจะเชื่อมต่อกับตัวนำ ตัวที่หนึ่ง
55. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้ว อย่างน้อยที่สุด สองคู่จะเชื่อมต่อแบบขนานกับตัวนำตัว ที่หนึ่ง
56. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วสองตัวจะเชื่อม ต่อกับตัวนำตัวที่สองและซึ่งกันและกัน เพื่อสร้างเป็นวงจรสะท้อนกลับกระแส เพื่อให้ กำเนิดกระแสที่ เปลี่ยนค่าได้ และทรานซิสเตอร์แบบสองขั้วสองตัวร่วมกับตัว นำตัวที่หนึ่ง ให้กำเนิดกระแสที่ปรับค่าได้ ซึ่งขึ้นอยู่ กับพัลส์ของแรงดันที่ปรากฎบนตัวนำตัวที่หนึ่ง
57. หน่วยตามข้อถือสิทธิ ข้อ 56 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วคู่หนึ่งจาก ตัวนำตัวที่หนึ่งและที่สองแต่ละตัวจะเชื่อม ต่อในลักษณะของวงจรสะท้อนกลับกระแส และความต่างศักย์ของ กระแสที่รับไว้โดยวงจรประมวลผลสัญญาณจะถูกส่งออกไปใน ลักษณะ สัญญาณ ECL ที่เป็นพัลส์
58. หน่วยตามข้อถือสิทธิ ข้อ 57 ที่ซึ่งทรานซิสเตอร์แบบสอง ขั้วที่ต่อเป็นคู่ หนึ่งคู่ร่วมกับตัวนำสองตัวแต่ละตัว ตาม ลำดับ ทำหน้าที่เป็นวงจรสะท้อนกลับกระแส ที่ลอยสองวงจรคู่
59. หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งทุก ๆ ตัวของ ทรานซิสเตอร์แบบสองขั้ว ที่ต่อเป็นคู่ จะได้รับกระแสจากวงจร เคสโค้ด
60 หน่วยตามข้อถือสิทธิ ข้อ 47 ที่ซึ่งวงจรสะท้อนกลับกระแส เป็นวงงจรเคสโค้ด
61. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งทรานซิสเตอร์จำนวน หนึ่งจะทำงานร่วมกัน เพื่อย่นระยะเวลาสวิทซึ่งระหว่างพัลส์ ของกระแสที่รับไว้
62. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งทรานซิสเตอร์ PMOS จะถูกใช้ในการจ่าย กระแสผ่านวงจรสะท้อนกลับกระแส
63. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งทรานซิสเตอร์ตัว หนึ่ง เป็นอย่างน้อยที่สุด ประกอบด้วย ทรานซิสเตอร์ที่ เชื่อมต่อกับแบบขนาน อย่างน้อยที่สุด สองตัว
64. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งแบนด์วิธที่เลือกจะ รับค่าที่เลือกของ กระแสหลัก
65. หน่วยตามข้อถือสิทธิ ข้อ 1 ที่ซึ่งทรานซิสเตอร์จะ เชื่อมต่อกับตัวนำสำหรับ ควบคุมกระแสหลักในลักษณะที่ไม่มี กระแสผ่านเมื่อตัวนำสมดุลเมื่อเทียบกับตัวนำอีก ตัวหนึ่ง ที่ซึ่งทรานซิสเตอร์อีกตัวหนึ่งเชื่อมต่ออยู่ด้วย
66. หน่วยตามข้อถือสิทธิ ข้อ 65 ที่ซึ่งกระแสชดเชยที่ไหล ผ่านทรานซิสเตอร์ จะรับกระแสเทียบหลักตามเลือก
67. หน่วยตามข้อถือสิทธิ ข้อ 66 ที่ซึ่งหน่วยเทอร์มินัลที่ เป็นเกทและเบส จะทำงานร่วมกันเป็นขั้วต่างศักย์เปรียบเทียบ ขั้วหลัก
68. หน่วยตามข้อถือสิทธิ ข้อ 65 ที่ซึ่งกระแสชดเชยจะรับ หรือสอดคล้องกับ กระแสที่ไหลผ่านทรานซิสเตอร์ในวงจรรับ สัญญาณ
69. หน่วยตามข้อถือสิทธิ ข้อ 65 ที่ซึ่งทรานซิสเตอร์เป็น ทรานซิสเตอร์ NMOS
70. หน่วยตามข้อถือสิทธิ ข้อ 65 ที่ซึ่งทรานซิสเตอร์จะทำ งานร่วมกันเป็นขั้ว ต่างศักย์เปรียบเทียบขั้วหลัก ที่ประกอบ ด้วย ทรานซินเตอร์แบบเคสโค้ด
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH23499A true TH23499A (th) | 1997-02-10 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266747B1 (ko) | 임피던스 조정 회로를 구비한 반도체 장치 | |
| US6147520A (en) | Integrated circuit having controlled impedance | |
| US10848151B1 (en) | Driving systems | |
| WO1995022853A1 (en) | Signal-receiving and signal-processing unit | |
| US4280091A (en) | Variable current source having a programmable current-steering network | |
| JP4237402B2 (ja) | 対称送信ライン駆動用出力バッファ | |
| US20030122586A1 (en) | Differential cascode current mode driver | |
| US6175250B1 (en) | Output buffer circuit for driving a transmission line | |
| US5532616A (en) | On-chip series terminated CMOS(Bi-CMOS) driver | |
| EP0277682B1 (en) | Multivibrator circuit used as a delay element | |
| US5084632A (en) | Asymmetrical signal generator circuit | |
| US4021740A (en) | Sinewave clock driver with adjustable delay | |
| US4673830A (en) | Biasing network for multifunction bipolar integrated system | |
| JPS60500595A (ja) | Borsht/slic回路及び自動平衡調整方法 | |
| KR100276394B1 (ko) | 신호수신 및 신호처리장치 | |
| US6724217B2 (en) | CMOS output amplifier independent of temperature, supply voltage and manufacturing quality of transistors | |
| US5352989A (en) | Low input resistance amplifier stage | |
| US20060238235A1 (en) | Switchable current mirror with feedback | |
| JPH10242522A (ja) | 発光ダイオード駆動回路 | |
| JPH02249345A (ja) | デュアルトーンマルチ周波数発生器 | |
| US4531097A (en) | High frequency amplifier | |
| KR0135942B1 (ko) | 클램핑 회로(Clamping circuit) | |
| KR100500445B1 (ko) | 차동 출력 회로 | |
| JPH04347922A (ja) | クランプ回路 | |
| KR19990008514A (ko) | 인풋버퍼 |