TH22723A - "ตัวเชื่อมโยงโปรเซสเซอร์ส่งในกระแสข้อมูลชุดที่เป็นโครงสร้างสนามที่เหมาะสำหรับการนำพาข้อสนเทศโทรทัศน์" - Google Patents

Abstract

สัญญาณโทรทัศน์ที่มีความคมชัดสูงที่ถูกส่งออกไป จะอยู่ในรูปของกระแสข้อมูลที่ถูกเข้าชุดไว้ เป็นชุดลำดับของสนามข้อมูล (รูปที่ 1) ที่มีอัตราข้อมูลไม่สม่ำเสมอ อันเนื่องมาจากแบบที่ต่างกันของช่วงเวลาที่ต่างกันของข้อสนเทศส่วนหัวที่ไม่มีข้อมูล แต่ละสนามข้อมูลจะถูกทำหน้าด้วย ส่วนหัวที่เป็นสนาม sync และตามด้วยส่วนข้อมูลที่ถูกเข้าชุดไว้ 312 ส่วน ซึ่ง แต่ละส่วนจะมีข้อสนเทศส่วนหัว (FEC) ของมัน ตรงเครื่องรับ (รูปที่ 4) โปรเซสเซอร์ส่ง (14) จะสร้างชุดข้อมูลที่มีส่วนหัวอยู่ด้วย และจะทำงานโดยไม่ถูกขัดจำจังหวะด้วยอัตราข้อมูลที่สม่ำเสมอคงที่ ในขณะที่จะจ่ายกระแสข้อมูลที่ถูกเข้าชุดแล้วไปยังข่ายวงจร (17) ซึ่งจะสร้างสนามข้อมูลที่เป็นชุดลำดับขึ้นโดยการสอดข้อสนเทศส่วนหัวที่ไม่มีข้อมูลเข้าไปในกระแสข้อมูลนั้น โปรเซสเซอร์สงดังกล่าวจะทำงานได้ดีที่อัตราข้อมูลสม่ำเสมอคงที่ โดยไม่ต้องปรับแต่งโครงสร้างสนามข้อมูลเดิม เพื่อให้เป็นไปตามข้อกำหนดของวงจรสร้างโครงสร้างสนามข้อมูล ซึ่งผลที่ได้จะทำให้เกิดขึ้นโดยการส่งผ่านข้อมูลจากโปรเซสเซอร์ส่งไปยังวงจรบัฟเฟอร์/ตัวเชื่อมโยง (46) ที่ตอบสนองต่อสัญญาณนาฬิกาสัญญลักษณ์ (SC) 3/8 ร่วมกับระดับการเต็มของบัฟเฟอร์ตามที่กำหนดไว้ โปรเซสเซอร์ส่ง/ตัวถอดรหัส (86) ที่เกี่ยวข้องตรงเครื่องรับ (รูปที่ 17) จะทำงานร่วมกับโปรเซสเซอร์สนามข้อมูล (75) และจะทำหน้าที่ในการทำงานโดยไม่ถูกขัดจังหวะเช่นเดียวกันด้วยอัตราข้อมูลที่สม่ำเสมอคงที่

Claims (3)

1. ระบบสำหรับประมวลกระแสข้อมูลดิจิตอลที่ถูกเข้าชุดไว้ที่มีข้อสนเทศภาพอยู่เพื่อสร้างกระแสข้อมูลเอาท์พุทที่แสดงถึงชุดลำดับของสนามข้อมูลซึ่งแต่ละชุดจะประกอบด้วย M ส่วนที่ประกอบขึ้นโดย (a) ส่วนข้อมูล N ส่วนที่แต่ละส่วนจะรวมถึงช่วงที่เป็นข้อมูล และช่วงที่เป็นส่วนหัว และ (b) ส่วนสนามส่วนหัวที่มีช่วงของส่วนหัวที่แตกต่างกันที่อยู่นำหน้าส่วนข้อมูลดังกล่าวซึ่ง M และ N จะเป็นเลขจำนวนเต็ม และ M จะมากกว่า N ซึ่งระบบดังกล่าวจะตอบสนองต่อสัญญาณนาฬิกาของระบบ (SC) และจะประกอบด้วย โปรเซสเซอร์ส่ง (14) ที่ตอบสนองต่อข้อมูลอินพุทเพื่อทำให้เกิดเป็นชุดข้อมูลที่มีความยาวตามที่กำหนด วงจรตัวเชื่อมโยง (16) เพื่อรับข้อมูลเอาท์พุตจากโปรเซสเซอร์ส่งดังกล่าว วงจรสร้างโครงสร้างสนามข้อมูล (17) ที่ทำงานที่อัตราข้อมูลที่ไม่สม่ำเสมอ และตอบสนองต่อข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวเพื่อสร้างกระแสข้อมูลเอาท์พุทดังกล่าวที่แสดงถึงชุดลำดับของสนามข้อมูลดังกล่าว กระแสข้อมูลเอาท์พุทดังกล่าวจะแสดงช่วงข้อมูล และช่วงส่วนหัวที่มีช่วงเวลาต่างกัน และ โปรเซสเซอร์เอาท์พุท (18) ที่ซึ่ง โปรเซสเซอร์ส่งดังกล่าวจะจัดให้มีชุดข้อมูลเอาท์พุตไปยังวงจรตัวเชื่อมโยงดังกล่าวที่อัตราข้อมูลสม่ำเสมอคงที่ และ วงจรสร้างโครงสร้างสนามข้อมูลดังกล่าวจะทำงานที่อัตราข้อมูลที่ไม่สม่ำเสมอดังกล่าวโดยไม่ทำให้เกิดการขัดจังหวะแก่กระแสข้อมูลดังกล่าว 2. ระบบตามข้อถือสิทธิข้อ 1 ที่ซึ่ง วงจรตัวเชื่อมโยงดังกล่าวจะรวมถึงบัฟเฟอร์ (46) สำหรับส่งผ่านข้อมูลจากโปรเซสเซอร์ส่งไปยังวงจรสร้างโครงสร้างสนามข้อมูลดังกล่าว โปรเซสเซอร์ส่งดังกล่าวจะส่งผ่านข้อมูลไปยังบัฟเฟอร์ดังกล่าวที่อัตราข้อมูลสม่ำเสมอคงที่และ บัฟเฟอร์ดังกล่าวจะส่งผ่านข้อมูลไปยังวงจรสร้างโครงสร้างสนามข้อมูลดังกล่าวที่อัตราข้อมูลที่ไม่สม่ำเสมอ 3. ระบบตามข้อถือสิทธิข้อ 1 ที่ซึ่ง วงจรสร้างโครงสร้างสนามข้อมูลดังกล่าวจะเรียกข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวที่อัตราข้อมูลที่ไม่สม่ำเสมอ และ วงจรตัวเชื่อมโยงดังกล่าวจะเรียกข้อมูลจากโปรเซสเซอร์ส่งดังกล่าวที่อัตราข้อมูลสม่ำเสมอคงที่ 4. ระบบตามข้อถือสิทธิข้อ 2 ที่ซึ่ง วงจรสร้างโครงสร้างสนามข้อมูลดังกล่าวจะตอบสนองต่อสัญญาณนาฬิกาของระบบดังกล่าว โปรเซสเซอร์ส่งดังกล่าวจะทำงานโดยตอบสนองต่อสัญญาณนาฬิกาซึ่งเป็นจำนวนทวีคูณด้วยเลขจำนวนเต็มของ SC 3/8 ซึ่ง SC จะเป็นสัญญาณนาฬิกาของระบบดังกล่าว และ บัฟเฟอร์ดังกล่าวจะเขียนในรูปของข้อมูลโดยตอบสนองต่อจำนวนทวีคูณที่เป็นเลขคู่ของสัญญาณนาฬิกา SC 3/8 ดังกล่าว 5. ระบบตามข้อถือสิทธิข้อ 2 ที่ซึ่ง ขนาดของบัฟเฟอร์จะมีค่าน้อยกว่าสนามของข้อมูลอย่างเห็นได้ชัด และ เลขจำนวนเต็มดังกล่าวจะเป็นเลขคู่ 6. ระบบตามข้อถือสิทธิข้อ 1 ที่ซึ่ง ข้อมูลอินพุทดังกล่าวจะเป็นข้อมูลที่เข้าได้กับมาตรฐาน MPEG ช่วงเวลาส่วนหัวของส่วนดังกล่าวจะรวมเข้าไว้ด้วยข้อสนเทศที่ปรับความคลาดเคลื่อนให้ถูกต้อง FEC ส่วนของสนามส่วนหัวดังกล่าวจะมีข้อสนเทศสนาม sync อยู่ และ ช่วงของข้อมูลดังกล่าวจะมีข้อมูล 188 ไบท์ 7. ระบบตามข้อถือสิทธิข้อ 1 ที่ซึ่ง ข้อมูลเอาท์พุตจากโปรเซสเซอร์ส่งดังกล่าวจะอยู่ในรูปของข้อมูลที่เป็นไบท์ และ สัญญาณนาฬิกาของระบบ SC ดังกล่าวจะเป็นสัญญาณนาฬิกาสัญลักษณ์ 8. ระบบตามข้อถือสิทธิข้อ 1 และยังประกอบด้วย อุปกรณ์บันทึก/เล่นสัญญาณภาพ (15) ที่ถูกจัดขึ้นไว้ในเส้นทางผ่านของกระแสข้อมูลที่มีอัตราข้อมูลที่สม่ำเสมอคงที่ระหว่างโปรเซสเซอร์ส่งดังกล่าว และวงจรตัวเชื่อมโยงดังกล่าว 9. ระบบสำหรับประมวลกระแสข้อมูลแบบดิจิตอลที่มีข้อสนเทศภาพอยู่เพื่อทำให้เกิดกระแสข้อมูลเอาท์พุทที่แสดงถึงชุดลำดับของสนามข้อมูลซึ่งแต่ละชุดจะประกอบด้วยส่วนข้อมูลจำนวนหนึ่งที่แต่ละส่วนจะรวมถึงช่วงที่เป็นข้อมูล และช่วงส่วนหัว และส่วนที่เป็นสนามส่วนหัวที่มีช่วงส่วนหัวที่ต่างกันอยู่นำหน้าส่วนข้อมูลเหล่านั้น ซึ่งจะประกอบด้วย โปรเซสเซอร์ส่ง (14) ที่ตอบสนองต่อข้อมูลอินพุทเพื่อทำให้เกิดเป็นชุดข้อมูลที่ความยาวตามที่กำหนด วงจรตัวเชื่อมโยง (16) เพื่อรับข้อมูลเอาท์พุทที่มาจากโปรเซสเซอร์ส่งดังกล่าว วงจรสร้างโครงสร้างสนามข้อมูล (17) ที่ทำงานด้วยอัตราข้อมูลที่ไม่สม่ำเสมอ และตอบสนองต่อข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวเพื่อสร้างกระแสข้อมูลเอาท์พุทที่แสดงถึงชุดลำดับของสนามข้อมูลดังกล่าว กระแสข้อมูลเอาท์พุทดังกล่าวจะแสดงช่วงของข้อมูล และช่วงส่วนหัวที่มีช่วงเวลาต่างกัน และ โปรเซสเซอร์เอาท์พุท (18) ที่ซึ่ง โปรเซสเซอร์ส่งดังกล่าวจะส่งผ่านชุดข้อมูลเอาท์พุทไปยังวงจรตัวเชื่อมโยงดังกล่าวที่อัตราข้อมูลที่สม่ำเสมอคงที่โดยตอบสนองต่อสัญญาณนาฬิกาซึ่งเป็นตัวเลขจำนวนเต็มที่ทีวีคูณของ SC 3/8 ซึ่ง SC คือสัญญาณนาฬิกาของระบบ 1 0. ระบบตามข้อถือสิทธิข้อ 9 ที่ซึ่ง ช่วงของส่วนข้อมูลดังกล่าวแต่ละช่วงจะรวมถึงส่วนของข้อมูลส่วนประกอบ D จะเป็นเลขจำนวนเต็ม โปรเซสเซอร์เอาท์พุทดังกล่าวจะรวมถึงตัวโมดูเลทเตอร์แบบ 8-VSB ข้อมูลดังกล่าวจะถูกส่งผ่านโดยตอบสนองต่อสัญญาณนาฬิกา SC 3/8 และ ช่วงข้อมูล และระหว่างข้อมูลของข้อมูลที่ถูกส่งผ่านจากโปรเซสเซอร์ส่งดังกล่าวจะสอดคล้องกับช่วงของสัญญาณนาฬิกา SC 3/8 ดังกล่าว ทั้งนี้ D และ E จะเป็นเลขจำนวนเต็ม ซึ่ง D จะมีค่ามากกว่า E 1 1. ระบบตามข้อถือสิทธิข้อ 10 ที่ซึ่ง D เป็น 188 และ E เป็น 125 1 2. ระบบตามข้อถือสิทธิข้อ 9 ที่ซึ่ง ช่วงของส่วนข้อมูลดังกล่าวแต่ละช่วงจะรวมถึงส่วนของข้อมูลประกอบ D จะเป็นเลขจำนวนเต็ม โปรเซสเซอร์เอาท์พุทดังกล่าวจะรวมถึงตัวโมดูเลเตอร์แบบ 8-VSB ข้อมูลดังกล่าวจะถูกส่งผ่านโดยตอบสนองต่อสัญญาณนาฬิกา SC 3/4 และ ช่วงของข้อมูล และระหว่างข้อมูลของข้อมูลที่ถูกส่งผ่านจากโปรเซสเซอร์ส่งดังกล่าวจะสอดคล้องกับช่วงของ D และ E ตามลำดับของสัญญาณนาฬิกา SC 3/4 ดังกล่าว โดยที่ D และ E จะเป็นเลขจำนวนเต็ม ซึ่ง D จะมีค่าน้อยกว่า E 1 3. ระบบตามข้อถือสิทธิข้อ 12 ที่ซึ่ง D เป็น 188 และ E เป็น 438 1 4. ระบบตามข้อถือสิทธิข้อ 9 ที่ซึ่ง ช่วงของส่วนข้อมูลดังกล่าวแต่ละช่วงจะรวมถึงส่วนของข้อมูลส่วนประกอบ D จะเป็นเลขจำนวนเต็ม โปรเซสเซอร์เอาท์พุทดังกล่าวจะรวมถึงตัวโมดูเลเตอร์แบบ 16-VSB ข้อมูลดังกล่าวจะถูกส่งผ่านโดยตอบสนองต่อสัญญาณนาฬิกา SC 3/4 และ ช่วงของข้อมูล และระหว่างข้อมูลของข้อมูลที่ถูกส่งผ่านจากโปรเซสเซอร์ส่งดังกล่าวจะสอดคล้องกับช่วงของสัญญาณนาฬิกา SC 3/4 ดังกล่าวตามลำดับ โดยที่ D และ E จะเป็นเลขจำนวนเต็ม ซึ่ง D จะมีค่าน้อยกว่า E 1 5. ระบบตามข้อถือสิทธิข้อ 14 ที่ซึ่ง D เป็น 188 และ E เป็น 125 1 6. ระบบตามข้อถือสิทธิข้อ 9 และยังรวมถึง อุปกรณ์บันทึก/เล่นสัญญาณภาพ (15) ที่ถูกจัดไว้ในแนวเส้นทางของกระแสข้อมูลที่มีอัตราข้อมูลที่สม่ำเสมอคงที่ระหว่างโปรเซสเซอร์ส่งดังกล่าว และวงจรตัวเชื่อมโยงดังกล่าว 1 7. ระบบเครื่องรับสำหรับประมวลกระแสข้อมูลดิจิตอลที่ถูกเข้าชุดและโมดูเลทแล้วที่มีข้อสนเทศสัญญาณภาพที่แสดงถึงชุดลำดับของสนามข้อมูลซึ่งแต่ละสนามจะประกอบด้วย M ส่วนที่ประกอบขึ้นจาก (a) ส่วนข้อมูล N ส่วนที่แต่ละส่วนจะรวมถึงช่วงของข้อมูล และช่วงของส่วนหัวและ (b) ส่วนของสนามส่วนหัวที่มีช่วงส่วนหัวที่ต่างกันที่นำหน้าส่วนข้อมูลดังกล่าว ซึ่ง M และ N จะเป็นเลขจำนวนเต็ม และ M จะมากกว่า N ซึ่งระบบดังกล่าวจะตอบสนองต่อสัญญาณนาฬิกาของระบบ (SC) และจะประกอบด้วย โปรเซสเซอร์อินพุท (72) เพื่อจัดให้มีกระแสข้อมูลที่ถูกดีโมดูเลทที่แสดงชุดลำดับของสนามข้อมูล และแสดงอัตราข้อมูลที่ไม่สม่ำเสมอ โปรเซสเซอร์สนามข้อมูล (75) เพื่อแยกข้อสนเทศส่วนหัวออจากกระแสข้อมูลที่ถูกดีโมดูเลทดังกล่าวเพื่อทำให้ได้กระแสข้อมูลที่แสดงอัตราข้อมูลที่ไม่สม่ำเสมอดังกล่าว วงจรเชื่อมโยง (84) เพื่อรับข้อมูลเอาท์พุทจากโปรเซสเซอร์สนามข้อมูลดังกล่าว และ ตัวถอดรหัสส่ง (86) เพื่อถอดรหัสชุดข้อมูลที่ถูกรับไว้จากวงจรตัวเชื่อมโยงดังกล่าวเพื่อทำให้เกิดเป็นข้อมูลเอาท์พุทขึ้น ที่ซึ่ง ตัวถอดรหัสส่งดังกล่าวจะรับชุดข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวที่อัตราข้อมูลที่สม่ำเสมอคงที่ และ โปรเซสเซอร์สนามข้อมูลดังกล่าวจะทำงานที่อัตราข้อมูลที่ไม่สม่ำเสมอดังกล่าวโดยไม่มีการขัดจังหวะกระแสข้อมูลดังกล่าว 1 8. ระบบตามข้อถือสิทธิข้อ 17 ที่ซึ่ง วงจรตัวเชื่องโยงดังกล่าวจะรวมถึงบัฟเฟอร์สำหรับการส่งผ่านข้อมูลจากโปรเซสเซอร์สนามข้อมูลดังกล่าวไปยังตัวถอดรหัสส่งดังกล่าว โปรเซสเซอร์สนามข้อมูลดังกล่าวจะส่งผ่านข้อมูลไปยังบัฟเฟอร์ดังกล่าวที่อัตราข้อมูลที่ไม่สม่ำเสมอ และ บัฟเฟอร์ดังกล่าวจะส่งผ่านข้อมูลไปยังตัวถอดรหัสส่งดังกล่าวที่อัตราข้อมูลที่สม่ำเสมอคงที่ 1 9. ระบบตามข้อถือสิทธิข้อ 18 ที่ซึ่ง โปรเซสเซอร์สนามข้อมูลดังกล่าวจะตอบสนองต่อสัญญาณนาฬิกาของระบบดังกล่าว ตัวถอดรหัสส่งดังกล่าวจะทำงานโดยตอบสนองต่อสัญญาณนาฬิกาซึ่งเป็นจำนวนทวีคูณของเลขจำนวนเต็มของ SC 3/8 ซึ่ง SC คือสัญญาณนาฬิกาของระบบดังกล่าว และ บัฟเฟอร์ดังกล่าวจะอ่านข้อมูลออกโดยสนองต่อจำนวนทวีคูณของสัญญาณนาฬิกา SC 3/8 ดังกล่าว 2 0. ระบบตามข้อถือสิทธิข้อ 18 ที่ซึ่ง ขนาดของบัฟเฟอร์ดังกล่าวจะน้อยกว่าสนามข้อมูลอย่างเห็นได้ชัด และเลขจำนวนเต็มดังกล่าวจะเป็นเลขจำนวนเต็มเลขคู่ 2 1. ระบบตามข้อถือสิทธิข้อ 17 ที่ซึ่ง ข้อมูลเอาท์พุทดังกล่าวจะเป็นข้อมูลที่เข้าได้กับมาตรฐาน MPEG ช่วงเวลาส่วนหัวของส่วนดังกล่าวจะรวมเข้าไว้ด้วยข้อสนเทศที่ปรับความคลาดเคลื่อนให้ถูกต้อง FEC ส่วนของสนามส่วนหัวดังกล่าวจะมีข้อสนเทศสนาม sync อยู่ และ 2 2. ระบบตามข้อถือสิทธิข้อ 17 ที่ซึ่ง ข้อมูลเอาท์พุทดังกล่าวจากตัวถอดรหัสส่งดังกล่าวจะอยู่ในรูปของข้อมูลที่เป็นไบท์ และ สัญญาณนาฬิกาของระบบ SC ดังกล่าวจะเป็นสัญญาณนาฬิกาสัญลักษณ์ 2 3. ระบบตามข้อถือสิทธิข้อ 17 และยังรวมถึง อุปกรณ์บันทึก/เล่นสัญญาณภาพ (85) ที่ถูกจัดขึ้นในเส้นทางของกระแสข้อมูลที่มีอัตราข้อมูลสม่ำเสมอคงที่ระหว่างวงจรตัวเชื่อมโยงดังกล่าว และตัวถอดรหัสส่งดังกล่าว 2 4. ในเครื่องรับสำหรับประมวลกระแสข้อมูลดิจิตอลที่เข้าชุดไว้ซึ่งถูกโมดูเลทที่มีข้อสนเทศสัญญาณภาพอยู่ที่แสดงถึงชุดลำดับของสนามข้อมูลซึ่งแต่ละชุดจะมี M ส่วนที่ประกอบขึ้นจาก (a) ส่วนข้อมูล N ส่วนซึ่งแต่ละส่วนจะรวมถึงช่วงของข้อมูล และช่วงของส่วนหัว และ (b) ส่วนของสนามส่วนหัวที่มีช่วงส่วนหัวที่ต่างกันที่นำหน้าส่วนข้อมูลดังกล่าว ซึ่ง M และ N จะเป็นเลขจำนวนเต็ม และ M จะมากกว่า N ซึ่งวิธีการประมวลข้อมูลจะประกอบด้วยขั้นตอนของ (a) การดีโมดูเลท (72) กระแสข้อมูลดังกล่าวเพื่อทำให้เกิดกระแสข้อมูลที่ถูกดีโมดูเลทแล้วที่มีอัตราข้อมูลที่ไม่สม่ำเสมอ (b) การแยก (75) ข้อสนเทศส่วนหัวออกจากกระแสข้อมูลที่ถูกดีโมดูเลทดังกล่าวโดยไม่มีการขัดจังหวะกระแสข้อมูลดังกล่าว เพื่อทำให้เกิดเป็นกระแสข้อมูลที่มีอัตราข้อมูลไม่สม่ำเสมอ (c) การถอดรหัส (86) ข้อมูลจากกระแสข้อมูลดังกล่าวที่ถูกสร้างขึ้นในขั้นตอน (b) ที่อัตราข้อมูลสม่ำเสมอคงที่ และ (d) การนำพา (84) ข้อมูลจากขั้นตอนดำเนินการ (b) ไปยังขั้นตอนดำเนินการ (c) ที่อัตราข้อมูลสม่ำเสมอคงที่ 2 5. ระบบเครื่องรับสำหรับประมวลกระแสข้อมูลดิจิตอลที่ถูกโมดูเลทไว้ที่มีข้อสนเทศสัญญาณภาพที่แสดงถึงชุดลำดับของสนามข้อมูลซึ่งแต่ละสนามจะประกอบด้วยส่วนข้อมูลจำนวนหนึ่งซึ่งแต่ละส่วนจะรวมถึงช่วงที่เป็นข้อมูล และช่วงส่วนหัว และส่วนของสนามส่วนหัวที่มีช่วงส่วนหัวที่แตกต่างกันที่นำหน้าส่วนข้อมูลเหล่านั้น ซึ่งจะประกอบด้วย โปรเซสเซอร์อินพุท (72) สำหรับจัดให้มีกระแสข้อมูลที่ถูกดีโมดูเลทแล้วที่แสดงชุดลำดับของสนามข้อมูลดังกล่าว และจะแสดงอัตราข้อมูลที่ไม่สม่ำเสมอ โปรเซสเซอร์สนามข้อมูล (75) เพื่อการแยกข้อสนเทศส่วนหัวออกจากกระแสข้อมูลที่ถูกดีโมดูเลทดังกล่าวเพื่อทำให้เกิดเป็นกระแสข้อมูลที่แสดงอัตราข้อมูลที่ไม่สม่ำเสมอ วงจรเชื่อมโยง (84) เพื่อรับข้อมูลเอาท์พุตจากโปรเซสเซอร์สนามข้อมูลดังกล่าว และ ตัวถอดรหัสส่ง (86) เพื่อถอดรหัสชุดข้อมูลที่ถูกรับไว้จากวงจรตัวเชื่อมโยงดังกล่าวเพื่อทำให้เกิดข้อมูลเอาท์พุทขึ้น ที่ซึ่ง ตัวถอดรหัสส่งดังกล่าวจะรัชชุดข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวที่อัตราข้อมูลสม่ำเสมอคงที่โดยตอบสนองต่อสัญญาณนาฬิกาซึ่งเป็นจำนวนทวีคูณของเลขจำนวนเต็มของ SC 3/8 ซึ่ง SC คือสัญญาณนาฬิกาของระบบ 2 6. ระบบตามข้อถือสิทธิข้อ 25 ที่ซึ่ง ช่วงของส่วนข้อมูลดังกล่าวแต่ละช่วงจะรวมถึงส่วนของข้อมูลส่วนประกอบ D จะเป็นเลขจำนวนเต็ม โปรเซสเซอร์อินพุทดังกล่าวจะรวมถึงตัวดีโมดูเลเตอร์แบบ 8-VSB ตัวถอดรหัสส่งดังกล่าวจะจะรับชุดข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวโดยตอบสนองต่อสัญญาณนาฬิกา SC 3/8 และ ช่วงที่มีข้อมูล และไม่มีข้อมูลของกระแสข้อมูลที่ถูกรับไว้โดยตัวถอดรหัสส่งดังกล่าวจากวงจรตัวเชื่อมโยงดังกล่าวจะสอดคล้องกับช่วงของสัญญาณนาฬิกา SC 3/8 ดังกล่าวตามลำดับ ซึ่ง D และ E จะเป็นเลขจำนวนเต็ม ซึ่ง D จะมีค่ามากกว่า E 2 7. ระบบตามข้อถือสิทธิข้อ 26 ที่ซึ่ง D เป็น 188 และ F เป็น 125 2 8. ระบบตามข้อถือสิทธิข้อ 25 ที่ซึ่ง ช่วงที่เป็นส่วนข้อมูลดังกล่าวแต่ละช่วงจะรวมถึงส่วนของข้อมูลส่วนประกอบ D จะเป็นเลขจำนวนเต็ม โปรเซสเซอร์เอาท์พุทดังกล่าวจะรวมถึงตัวดีโมดูเลทเตอร์แบบ 8-VSB ตัวถอดรหัสส่งดังกล่าวจะรับชุดข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวโดยตอบสนองต่อสัญญาณนาฬิกา SC 3/4 และ ช่วงที่มีข้อมูล และไม่มีข้อมูลของกระแสข้อมูลที่ถูกรับไว้โดยตัวถอดรหัสส่งจากวงจรตัวเชื่อมโยงดังกล่าวจะสอดคล้องกับช่องของสัญญาณนาฬิกา SC 3/4 ดังกล่าวตามลำดับ ซึ่ง D และ E จะเป็นเลขจำนวนเต็ม ซึ่ง D จะมีค่าน้อยกว่า E 2 9. ระบบตามข้อถือสิทธิข้อ 28 ที่ซึ่ง D เป็น 188 และ F เป็น 438 3 0. ระบบตามข้อถือสิทธิข้อ 25 ที่ซึ่ง ช่วงที่เป็นส่วนข้อมูลดังกล่าวแต่ละช่วงจะรวมถึงส่วนของข้อมูลส่วนประกอบ D จะเป็นเลขจำนวนเต็ม โปรเซสเซอร์เอาท์พุทดังกล่าวจะรวมถึงตัวดีโมดูเลทเตอร์แบบ 16-VSB ตัวถอดรหัสส่งดังกล่าวจะรับชุดข้อมูลจากวงจรตัวเชื่อมโยงดังกล่าวโดยตอบสนองต่อสัญญาณนาฬิกา SC 3/4 และ ช่วงที่มีข้อมูลและไม่มีข้อมูลของกระแสข้อมูลที่ถูกรับไว้โดยตัวถอดรหัสส่งจากวงจรตัวเชื่อมโยงดังกล่าวจะสอดคล้องกับช่องของสัญญาณนาฬิกา SC 3/4 ดังกล่าวตามลำดับ ซึ่ง D และ E จะเป็นเลขจำนวนเต็ม ซึ่ง D จะมีค่าน้อยกว่า E 3

1. ระบบตามข้อถือสิทธิข้อ 30 ที่ซึ่ง D เป็น 188 และ F เป็น 125 3

2. ระบบตามข้อถือสิทธิข้อ 25 และยังรวมถึง อุปกรณ์บันทึก/เล่นสัญญาณภาพ (85) ที่ถูกจัดไว้ในเส้นทางของกระแสข้อมูลที่มีอัตราข้อมูลสม่ำเสมอคงที่ระหว่างวงจรตัวเชื่อมโยงดังกล่าว และตัวถอดรหัสส่งดังกล่าว 3

3. ในเครื่องรับสำหรับประมวลกระแสข้อมูลดิจิตอลที่ถูกโมดูเลทไว้ที่มีข้อสนเทศสัญญาณภาพที่แสดงถึงชุดลำดับของสนามข้อมูล ซึ่งแต่ละตัวจะประกอบด้วยส่วนข้อมูลจำนวนหนึ่งซึ่งแต่ละส่วนจะมีช่วงที่เป็นข้อมูล และช่วงส่วนหัว และส่วนสนามส่วนหัวที่มีช่วงส่วนหัวที่ต่างกันที่นำหน้าส่วนข้อมูลเหล่านั้น ซึ่งวิธีการประมวลข้อมูลจะประกอบด้วยขั้นตอนของ (a) การดีโมดูเลท (72) กระแสข้อมูลดังกล่าวเพื่อทำให้เกิดกระแสข้อมูลที่ถูกดีโมดูเลทแล้วที่มีอัตราข้อมูลที่ไม่สม่ำเสมอ (b) การแยก (75) ข้อสนเทศส่วนหัวออกจากกระแสข้อมูลที่ถูกดีโมดูเลทแล้วดังกล่าวโดยไม่มีการขัดจังหวะกระแสข้อมูลดังกล่าวเพื่อทำให้เกิดเป็นกระแสข้อมูลที่มีอัตราข้อมูลไม่สม่ำเสมอ (c) การถอดรหัส (86) ข้อมูลจากกระแสข้อมูลดังกล่าวที่ถูกสร้างขึ้นในขั้นตอน (b) และ (d) การนำพา (84) ข้อมูลจากขั้นตอนดำเนินการ (b) ไปยังขั้นตอนดำเนินการ (c) ที่อัตราข้อมูลสม่ำเสมอคงที่ โดยตอบสนองต่อสัญญาณนาฬิกาซึ่งเป็นจำนวนทวีคูณของเลขจำนวนเต็มของ SC 3/8 ซึ่ง SC คือสัญญาณนาฬิกาของระบบ