TH21911A - "การจัดวงจรสำหรับการซิงโครไนซ์" - Google Patents

Abstract

การประดิษฐ์นี้เกี่ยวข้องกับการจัดวงจรใช้ในการซิงโครไนซ์ที่รวมอยู่ในหน่วย มัลติเพล็กซิ่ง/ดีมัลติเพล็กซิ่ง (1) ซึ่งรับกระแสบิทที่ร่วมกับชุดข้อมูล ค่าและตำแหน่ง ต่าง ๆ ของบิทภายในส่วนที่กำหนดของลำดับของบิทที่เรียงติดต่อกันของแต่ละชุดข้อมูล ที่ส่งไปจะถูกเลือกอย่างคงที่ ดังนั้น การคำนวณตรวจสอบตามที่กำหนดจะให้ค่าตามที่ กำหนด (ตัวอย่างเช่น "O") ลำดับของบิทที่เรียงต่อกันที่รับกับส่วนที่กำหนดไว้ของลำดับ ของบิทที่เรียงต่อกัน และเป็นของชุดข้อมูลที่รับไว้ตามลำดับ จะถูกประมวลเพื่อที่จะจัดตั้ง ของข่าย ที่ซึ่งการคำนวณตรวจสอบจะให้ค่าตามที่กำหนด เมื่อการจัดการถูกค้นพบก็มีการ สมมุติว่า ขอบเขตระหว่างชุดข้อมูลที่อยู่ชิดกันสองชุดจะถูกจัดตั้งขึ้นผ่านลำดับของบิทของ ส่วนที่ได้กำหนดของลำดับของบิทที่เรียงต่อกัน แต่ละกระแสบิทที่เข้ามาจะถูกซิงโครไนซ์ ผ่านสื่อหรือตัวกลางของผังควบคุมหรือตรรกควบคุม (4, 9) โดยการสอดดีเลย์ของเวลา ที่รับกับการซิงโครไนซ์ให้เป็นตัวแปลงแบบอนุกรม-ขนาน (3) สำหรับกระแสบิทตามลำดับ กระแสบิทที่ฟอร์แมทแบบขนานที่ซิงโครไนซ์แล้ว (25) จะถูกส่งไปผ่านผังควบคุม หรือตรรกใช้ควบคุม (4) ไปยังหน่วยความจำ (5) ซึ่งจะส่งกระแสบิทไปให้การ เชื่อมต่อที่ผ่านเลยไป (8) ผ่านวงจรบัฟเฟอร์ (6) และตัวแปลงแบบขนาน-อนุกรม (7)

Claims (5)

1. การจัดวงจรสำหรับการซิงโครไนซ์ที่รวมอยู่ในหน่วยมัลติเพล็กซิ่ง/ ดีมัลติเพล็กซิ่ง ซึ่งทำหน้าที่แบ่งกระแสบิทที่เรียงตามลำดับ ให้เป็นชุดข้อมูลที่ระบุ แยกเรียงตามลำดับอย่างชัดเจน ทั้งนี้เพื่อให้ขอบเขตระหว่างชุดข้อมูลที่อยู่เรียงชิดกัน ถูกจัดตั้งขึ้นได้ โดยการเลือกอย่างคงที่ ซึ่งค่าและตำแหน่งต่าง ๆ ของบิทภายในส่วน ที่ได้กำหนดของลำดับของบิทที่เรียงต่อกันในแต่ละชุดข้อมูลที่ส่งไป ดังนั้น การคำนวณ ตรวจสอบตามที่ได้กำหนดจะให้ค่าตามที่กำหนด (ยกตัวอย่างเช่น "O") ที่ซึ่งลำดับ ของบิทที่เป็นของชุดข้อมูลที่รับไว้และเรียงลำดับตามส่วนที่กำหนดของลำดับของบิทที่เรียง ติดต่อกัน จะถูกประเมินเพื่อจัดตั้งขอบข่าย ที่ซึ่งการคำนวณตรวจสอบให้ค่าตามที่กำหนด และที่ซึ่งในกรณีของการบรรจบกันของขอบเขตระหว่างชุดข้อมูลที่อยู่ชิดกันสองชุดถูกจัดตั้ง ขึ้นผ่านสื่อ หรือตัวกลางของลำดับของบิทของส่วนที่เลือกไว้ และที่ซึ่งในกรณีของฟังก์ชั่น ของมัลติเพล็กซิ่ง กระแสบิทที่ร่วมกันกับชุดข้อมูลจะเกิดขึ้นบนการเชื่อมต่อที่เข้ามาจำนวนหนึ่ง และหนึ่งการเชื่อมต่อที่ผ่านเลยไป และที่ซึ่งการกลับกันก็เป็นไปในทำนองเดียวกันในกรณี ที่เป็นฟังก์ชั่นของดีมัลติเพล็กซิ่ง โดยที่ซึ่งถูกกำกับโดยลักษณะที่แต่ละกระแสบิทที่เข้ามา จะถูกซิงโครไนซ์ผ่านสื่อของผังควบคุม หรือตรรกควบคุม (4, 9) โดยการสอดเข้าไป ในตัวแปลงแบบอนุกรม-ขนาน (3) สำหรับกระแสบิทตามลำดับ ซึ่งดีเลย์เวลาที่รับการ ซิงโครไนซ์ โดยที่กระแสบิทที่ซิงโครไนซ์ที่ฟอร์แมทแบบขนานที่ได้ สามารถที่จะส่งผ่าน ผังควบคุมหรือตรรกควบคุม (4) ไปยังหน่วยความจำ (5) ซึ่งส่งกระแสบิทไปให้การ เชื่อมต่อที่ผ่านเลยไป (8) ผ่านวงจรบัฟเฟอร์ (6) และตัวแปลงแบบขนาน-อนุกรม (7)

2. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1 ที่ซึ่งกำกับโดยลักษณะที่ ส่วนที่กำหนดให้ของลำดับของบิทที่เรียงติดต่อกัน ประกอบด้วย ส่วนที่มีที่อยู่ได้ของชุดข้อมูล ที่เรียงติดต่อกัน

3. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1 หรือ 2 ข้อใดข้อหนึ่ง ที่ซึ่งกำกับโดยลักษณะที่ส่วนที่กำหนดให้ของลำดับของบิทที่เรียงติดต่อกัน จะถูกแบ่งไปเป็น จำนวนตามที่กำหนดให้ของเซคชั่นย่อย โดยในรูปแบบที่ดี จะเป็นอย่างน้อยที่สุด สี่เซคชั่นย่อย

4. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1, 2 หรือ 3 ข้อใดข้อหนึ่ง ที่ซึ่งกำกับโดยลักษณะที่ขอบเขตจะไม่ถูกจัดตั้งขึ้น จนกระทั่งการบรรจบกับถูกค้นพบตามจำนวน ที่กำหนดไว้ของชุดข้อมูลที่เรียงลำดับร่วมกัน

5. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1 หรือ 4 ข้อใดข้อหนึ่ง ที่ซึ่งกำกับโดยลักษณะที่เมื่อการบรรจบกับไม่ถูกค้นพบด้วยการเชื่อมต่อที่เข้ามาใด ๆ (2a-2d) ส่วนที่กำหนดให้ของลำดับบิทที่เรียงต่อกันจะถูกเคลื่อนไปข้างหน้าหนึ่งตำแหน่ง บิท หรือถอยหลัง โดยที่หลังจากนั้น การคำนวณจะมีขึ้นบนส่วนดังกล่าวในลักษณะเดียวกันกับ ที่เกิดขึ้นก่อนหน้านี้ เพื่อที่จะจัดตั้งขอบเขตเมื่อการบรรจบกันถูกค้นพบ เพื่อที่จะเคลื่อนส่วน ที่กำหนดให้ผ่านตำแหน่งของบิทต่อไปในทิศทางเดียวกัน เมื่อการบรรจบกันไม่ถูกค้นพบ