TH21911A - "Arrangement of circuits for synchronization" - Google Patents

"Arrangement of circuits for synchronization"

Info

Publication number
TH21911A
TH21911A TH9401002181A TH9401002181A TH21911A TH 21911 A TH21911 A TH 21911A TH 9401002181 A TH9401002181 A TH 9401002181A TH 9401002181 A TH9401002181 A TH 9401002181A TH 21911 A TH21911 A TH 21911A
Authority
TH
Thailand
Prior art keywords
bits
bit
sequence
bit stream
manner
Prior art date
Application number
TH9401002181A
Other languages
Thai (th)
Other versions
TH21911EX (en
TH7702B (en
Inventor
สเวน แมกนัส เบอการ์ด นายคาร์ล
คาร์ล สเวน แมกนัส เบอการ์ด นาย
Original Assignee
นาย ปิยะทัศน์จูฑะพุทธิ
Filing date
Publication date
Application filed by นาย ปิยะทัศน์จูฑะพุทธิ filed Critical นาย ปิยะทัศน์จูฑะพุทธิ
Publication of TH21911EX publication Critical patent/TH21911EX/en
Publication of TH21911A publication Critical patent/TH21911A/en
Publication of TH7702B publication Critical patent/TH7702B/en

Links

Abstract

การประดิษฐ์นี้เกี่ยวข้องกับการจัดวงจรใช้ในการซิงโครไนซ์ที่รวมอยู่ในหน่วย มัลติเพล็กซิ่ง/ดีมัลติเพล็กซิ่ง (1) ซึ่งรับกระแสบิทที่ร่วมกับชุดข้อมูล ค่าและตำแหน่ง ต่าง ๆ ของบิทภายในส่วนที่กำหนดของลำดับของบิทที่เรียงติดต่อกันของแต่ละชุดข้อมูล ที่ส่งไปจะถูกเลือกอย่างคงที่ ดังนั้น การคำนวณตรวจสอบตามที่กำหนดจะให้ค่าตามที่ กำหนด (ตัวอย่างเช่น "O") ลำดับของบิทที่เรียงต่อกันที่รับกับส่วนที่กำหนดไว้ของลำดับ ของบิทที่เรียงต่อกัน และเป็นของชุดข้อมูลที่รับไว้ตามลำดับ จะถูกประมวลเพื่อที่จะจัดตั้ง ของข่าย ที่ซึ่งการคำนวณตรวจสอบจะให้ค่าตามที่กำหนด เมื่อการจัดการถูกค้นพบก็มีการ สมมุติว่า ขอบเขตระหว่างชุดข้อมูลที่อยู่ชิดกันสองชุดจะถูกจัดตั้งขึ้นผ่านลำดับของบิทของ ส่วนที่ได้กำหนดของลำดับของบิทที่เรียงต่อกัน แต่ละกระแสบิทที่เข้ามาจะถูกซิงโครไนซ์ ผ่านสื่อหรือตัวกลางของผังควบคุมหรือตรรกควบคุม (4, 9) โดยการสอดดีเลย์ของเวลา ที่รับกับการซิงโครไนซ์ให้เป็นตัวแปลงแบบอนุกรม-ขนาน (3) สำหรับกระแสบิทตามลำดับ กระแสบิทที่ฟอร์แมทแบบขนานที่ซิงโครไนซ์แล้ว (25) จะถูกส่งไปผ่านผังควบคุม หรือตรรกใช้ควบคุม (4) ไปยังหน่วยความจำ (5) ซึ่งจะส่งกระแสบิทไปให้การ เชื่อมต่อที่ผ่านเลยไป (8) ผ่านวงจรบัฟเฟอร์ (6) และตัวแปลงแบบขนาน-อนุกรม (7) The invention involves organizing a synchronization instrument integrated into the unit. Multiplexing / D multiplexing (1) which receives the bit stream associated with the dataset. The different values and positions of the bits within a given part of the sequential bit sequence of each dataset. Therefore, a given check calculation gives a given value (for example, "O"). The sequence of tiled bits received with the specified part of the sequence. Of tiled bits And belong to the received data set respectively It is computed in order to establish a network where the check calculations will give the specified values. When a manipulation is discovered, it is assumed that the boundary between two adjacent datasets is established through a sequence of bits of Determined part of the tiled sequence of bits Each incoming bit stream will be synchronized. Through the medium or the medium of the control schematic or the control logic (4, 9) by interpolating the delay of time. Received with synchronization as a series-parallel converter (3) for the respective bit currents. The synchronized parallel-formatted bit stream (25) is passed through the control schematic. Or logic to control (4) to memory (5) which will send bit stream to the Pass-through connections (8) through buffer circuits (6) and parallel-series converters (7).

Claims (5)

1. การจัดวงจรสำหรับการซิงโครไนซ์ที่รวมอยู่ในหน่วยมัลติเพล็กซิ่ง/ ดีมัลติเพล็กซิ่ง ซึ่งทำหน้าที่แบ่งกระแสบิทที่เรียงตามลำดับ ให้เป็นชุดข้อมูลที่ระบุ แยกเรียงตามลำดับอย่างชัดเจน ทั้งนี้เพื่อให้ขอบเขตระหว่างชุดข้อมูลที่อยู่เรียงชิดกัน ถูกจัดตั้งขึ้นได้ โดยการเลือกอย่างคงที่ ซึ่งค่าและตำแหน่งต่าง ๆ ของบิทภายในส่วน ที่ได้กำหนดของลำดับของบิทที่เรียงต่อกันในแต่ละชุดข้อมูลที่ส่งไป ดังนั้น การคำนวณ ตรวจสอบตามที่ได้กำหนดจะให้ค่าตามที่กำหนด (ยกตัวอย่างเช่น "O") ที่ซึ่งลำดับ ของบิทที่เป็นของชุดข้อมูลที่รับไว้และเรียงลำดับตามส่วนที่กำหนดของลำดับของบิทที่เรียง ติดต่อกัน จะถูกประเมินเพื่อจัดตั้งขอบข่าย ที่ซึ่งการคำนวณตรวจสอบให้ค่าตามที่กำหนด และที่ซึ่งในกรณีของการบรรจบกันของขอบเขตระหว่างชุดข้อมูลที่อยู่ชิดกันสองชุดถูกจัดตั้ง ขึ้นผ่านสื่อ หรือตัวกลางของลำดับของบิทของส่วนที่เลือกไว้ และที่ซึ่งในกรณีของฟังก์ชั่น ของมัลติเพล็กซิ่ง กระแสบิทที่ร่วมกันกับชุดข้อมูลจะเกิดขึ้นบนการเชื่อมต่อที่เข้ามาจำนวนหนึ่ง และหนึ่งการเชื่อมต่อที่ผ่านเลยไป และที่ซึ่งการกลับกันก็เป็นไปในทำนองเดียวกันในกรณี ที่เป็นฟังก์ชั่นของดีมัลติเพล็กซิ่ง โดยที่ซึ่งถูกกำกับโดยลักษณะที่แต่ละกระแสบิทที่เข้ามา จะถูกซิงโครไนซ์ผ่านสื่อของผังควบคุม หรือตรรกควบคุม (4, 9) โดยการสอดเข้าไป ในตัวแปลงแบบอนุกรม-ขนาน (3) สำหรับกระแสบิทตามลำดับ ซึ่งดีเลย์เวลาที่รับการ ซิงโครไนซ์ โดยที่กระแสบิทที่ซิงโครไนซ์ที่ฟอร์แมทแบบขนานที่ได้ สามารถที่จะส่งผ่าน ผังควบคุมหรือตรรกควบคุม (4) ไปยังหน่วยความจำ (5) ซึ่งส่งกระแสบิทไปให้การ เชื่อมต่อที่ผ่านเลยไป (8) ผ่านวงจรบัฟเฟอร์ (6) และตัวแปลงแบบขนาน-อนุกรม (7)1.Synchronization circuit arrangement included in multiplexing / decomposition units Which serves to divide the bit stream in order To be the specified data set Clearly sorted in order This is to provide the boundary between the data sets that are aligned. Can be established By making constant selection Which the values and positions of the bits within the section Given the sequence of tiled bits in each data set sent, the required check calculation gives the specified value. (For example, "O") where the order of the bits belonging to the received dataset and sorted by the specified portion of the sequential bit sequence is evaluated to establish the scope. Where the computation checks to give the given value And where, in the case of boundary convergence between two adjacent datasets, is established through the medium or intermediate of the bit sequence of the selected part. And where in case of function Of multiplexing Bit streams that are common to the dataset will occur over a number of incoming connections. And one connection passed And where the reverse is the same in case That is a function of d multiplexing Where it is directed by the manner in which each incoming bitstream Will be synchronized through the control flow media. Or control logic (4, 9) by inserting In a series-parallel converter (3) for the respective bit currents. Which delays the time of synchronization whereby the synchronized bit stream is formatted in parallel. Able to pass Control schematic or control logic (4) to memory (5) which sends bit stream to the Pass-through connections (8) through buffer circuits (6) and parallel-series converters (7). 2. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1 ที่ซึ่งกำกับโดยลักษณะที่ ส่วนที่กำหนดให้ของลำดับของบิทที่เรียงติดต่อกัน ประกอบด้วย ส่วนที่มีที่อยู่ได้ของชุดข้อมูล ที่เรียงติดต่อกัน2. Arrangement as set out in Clause 1, where directed by the manner The assigned part of the sequential bit sequence contains the addressable part of the dataset. Consecutive 3. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1 หรือ 2 ข้อใดข้อหนึ่ง ที่ซึ่งกำกับโดยลักษณะที่ส่วนที่กำหนดให้ของลำดับของบิทที่เรียงติดต่อกัน จะถูกแบ่งไปเป็น จำนวนตามที่กำหนดให้ของเซคชั่นย่อย โดยในรูปแบบที่ดี จะเป็นอย่างน้อยที่สุด สี่เซคชั่นย่อย3. Arrangement as set out in either Clause 1 or 2. Where is directed by the manner in which the assigned portion of the sequential bit sequence Will be divided into The assigned number of sub-sections By in good form To be the least Four sub-sections 4. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1, 2 หรือ 3 ข้อใดข้อหนึ่ง ที่ซึ่งกำกับโดยลักษณะที่ขอบเขตจะไม่ถูกจัดตั้งขึ้น จนกระทั่งการบรรจบกับถูกค้นพบตามจำนวน ที่กำหนดไว้ของชุดข้อมูลที่เรียงลำดับร่วมกัน4. Arrangement as set out in any of Clause 1, 2 or 3. Where directed by such a manner that no boundaries will be established Until the convergence was discovered by the number The defined data sets are sorted together. 5. การจัดการตามที่ระบุไว้ในข้อถือสิทธิ ข้อ 1 หรือ 4 ข้อใดข้อหนึ่ง ที่ซึ่งกำกับโดยลักษณะที่เมื่อการบรรจบกับไม่ถูกค้นพบด้วยการเชื่อมต่อที่เข้ามาใด ๆ (2a-2d) ส่วนที่กำหนดให้ของลำดับบิทที่เรียงต่อกันจะถูกเคลื่อนไปข้างหน้าหนึ่งตำแหน่ง บิท หรือถอยหลัง โดยที่หลังจากนั้น การคำนวณจะมีขึ้นบนส่วนดังกล่าวในลักษณะเดียวกันกับ ที่เกิดขึ้นก่อนหน้านี้ เพื่อที่จะจัดตั้งขอบเขตเมื่อการบรรจบกันถูกค้นพบ เพื่อที่จะเคลื่อนส่วน ที่กำหนดให้ผ่านตำแหน่งของบิทต่อไปในทิศทางเดียวกัน เมื่อการบรรจบกันไม่ถูกค้นพบ5. Arrangement as set out in any of Clause 1 or 4. Where is directed by the manner that when the convergence is not discovered with any incoming connections (2a-2d), the assigned portion of the tiled bit sequence is moved one bit forward or backward. Where after that Calculations are performed on that section in the same manner as That happened earlier In order to establish boundaries when convergence is discovered In order to move the part Given to pass the bit's position in the same direction When the convergence is not discovered
TH9401002181A 1994-10-11 "Arranging a circuit for synchronization" TH7702B (en)

Publications (3)

Publication Number Publication Date
TH21911EX TH21911EX (en) 1996-11-20
TH21911A true TH21911A (en) 1996-11-20
TH7702B TH7702B (en) 1998-02-20

Family

ID=

Similar Documents

Publication Publication Date Title
US3692942A (en) Multiplexed information transmission system
EP0214215B1 (en) Arrangement for accessing and testing telecommunication circuits
KR20010099653A (en) A Routing Arrangement
JPH0681154B2 (en) Self-routed exchange network
JPH04502388A (en) Switch components and multiple data rate unblocked switching networks utilizing them
US4804956A (en) Rearrangeable digital signal space division switching system
US4377806A (en) Parallel to serial converter
JPH08288954A (en) Atm switch using synchronous switching by circuit group
US4661966A (en) Method and apparatus for adjusting transmission rates in data channels for use in switching systems
JP4374002B2 (en) Modular interconnect network for multichannel transceiver clock signals.
US4680752A (en) Time switch in a time division switching network
US5056087A (en) Pcm communication system
US5579324A (en) Synchronizing circuit arrangement
TH21911A (en) "Arrangement of circuits for synchronization"
TH7702B (en) "Arranging a circuit for synchronization"
JPH0215142B2 (en)
GB1349370A (en) Time division multiplex telecommunication system
JP4904497B2 (en) Multistage switch control circuit
TH21911EX (en) "Arrangement of circuits for synchronization"
US4351985A (en) Coupling system for a telecommunication exchange installation
GB2153634A (en) An arrangement for controlling switched speech or data communication in a communications exchange
KR100383604B1 (en) The self routing mathod and switching network structure in atm
CN102355407B (en) Configurable bit replacement computation system and method
JP3113856B2 (en) ATM switch
Lee et al. The augmented composite Banyan network