SU995323A1 - Time-pulse code decoder - Google Patents

Time-pulse code decoder Download PDF

Info

Publication number
SU995323A1
SU995323A1 SU813246428A SU3246428A SU995323A1 SU 995323 A1 SU995323 A1 SU 995323A1 SU 813246428 A SU813246428 A SU 813246428A SU 3246428 A SU3246428 A SU 3246428A SU 995323 A1 SU995323 A1 SU 995323A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
additional
inputs
elements
Prior art date
Application number
SU813246428A
Other languages
Russian (ru)
Inventor
Юрий Георгиевич Асатуров
Владимир Михайлович Гареев
Феликс Валентинович Голик
Рудольф Николаевич Шабалин
Original Assignee
Новгородский Политехнический Институт
Научно-экспериментальный центр автоматизации управления воздушным движением
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новгородский Политехнический Институт, Научно-экспериментальный центр автоматизации управления воздушным движением filed Critical Новгородский Политехнический Институт
Priority to SU813246428A priority Critical patent/SU995323A1/en
Application granted granted Critical
Publication of SU995323A1 publication Critical patent/SU995323A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

(54) ДЕШИФРАТОР ВРЕМЯ-ИМПУЛЬСНОГО КОДА.(54) DEFAULT TIMER-PULSE CODE.

Изобретение относитс  к автоматике и телемеханике и может быть использовано в системах передачи информации и в системах вторичной радиолокации .The invention relates to automation and telemechanics and can be used in information transmission systems and in secondary radar systems.

Известны дешифраторы врем -импульсного кода, содержащие блок выделени  переднего фронта импульса, . сдвиговый регистр, элементы ИЛИ, И и задержки 1.Time-pulse code decoders are known which contain a leading edge pulse extraction unit,. shift register, OR, AND elements and delays 1.

Недостаток указанных устройств низка  разрешающа  способность.The disadvantage of these devices is low resolution.

Наиболее близким к предлагаемому  вл етс  дешифратор врем -импульсного кода, содержащий блок выделени  переднего фронта импульса, вход которого соединен с входной шиной, а выход - с информационным входом основного сдвигового регист-. ра, кажда  группа выходов которого подключена к входам соответствующего элемента ИЛИ основной группы, выходы которых соединены с входами основного элемента И, выход которого через элемент задержки подключен к первому входу выходного элемента ИЛИ,выход которого соединен с выходной шиной 2}.Closest to the present invention is a time-pulse code decoder comprising a block for the leading edge of a pulse, the input of which is connected to the input bus and the output to the information input of the main shift register. Pa, each group of outputs of which is connected to the inputs of the corresponding element OR of the main group, the outputs of which are connected to the inputs of the main element AND, the output of which through the delay element is connected to the first input of the output element OR whose output is connected to the output bus 2}.

Недостатком известного устройства  вл етс  низка  разрешающа  способность .A disadvantage of the known device is low resolution.

Цель изобретени  - повышение разрешающей способности далифратора врем -импульсного кода.The purpose of the invention is to increase the resolution of the time-pulse code dalflorator.

Указанна  цель достигаетс  тем, что в дешифратор врем -импульсного кода, содержащий блок, выделени  переднего фронта импульса, вход которого соединен с входной шиной, а виход - с информационным входом основ10 ного сдвигового регистра, кажда  группа выходов которого подключена к входам соответствующих элементов ИЛИ основной труппы, выходы которых соединены с входами основного элемента This goal is achieved by the fact that in a time-pulse code decoder, which contains a block, selects the leading edge of a pulse, the input of which is connected to the input bus and the input to the information input of the main shift register, each group of outputs of which is connected to the inputs of the corresponding OR elements groups whose outputs are connected to the main element inputs

15 И, выход которого через элемент задержки подключен к первому входу выходного элемента ИЛИ, выход которого соединен с выходной шиной, введены дополнительные сдвиговые ре20 гистры, дополнительные группы элементов ИЛИ, дополнительные элементы И, группа элементов И, селектор и блок выделени  заднего Ф1ронта импульса , вход которого соединен с 15 And, the output of which through the delay element is connected to the first input of the output element OR, the output of which is connected to the output bus, introduced additional shift registers, additional groups of elements OR, additional elements And, a group of elements And, a selector and a block for selecting the rear Fronts of the pulse, whose entrance is connected to

25 информационным входом селектора и входной пшной, а -выход подключен к первому входу первого дополнительного элемента И и к информационному входу первого дополнительного 25 information input selector and input pshnoy, and the output is connected to the first input of the first additional element And to the information input of the first additional

30 сдвигового регистра, кажда  группа выходов которого подключена к входам соответствующих элементов ИЛИ первой дополнительной группы, выходы которых подключены к входам второго дополнительного элемента И при этом управл ющие входег селекто ра подключены к управл ющим шинам, а выход - к второму .входу первого дополнительного элемента И, выход которого соединен с информационным входом второго дополнительного сдви гового регистра, кажда  группа выходов которого подключена к входам соответствующих элементов ИЛИ второй дополнительной группы, выходы которых подключены к входам третьего дополнительного элемента И, в ход которого соединен с вторым входом выходного элемента ИЛИ, остальн входы которого подключены к выходам элементов И группы, первые входы которых соединены с выходом второго дополнительного элемента И, а други входы - с выходами соответствующих элементов ИЛИ второй дополнительной группы. На чертеже представлена функциональна  схема предлагаемого дешифра тора врем -импульсного кода. Схема содержит блок 1 выделени  переднего фронта импульса, вход которого соединен с входной шиной 2, а выход - с информационным входом СДВИГОВОГО регистра 3, кажда  группа выходов которого подключена к входам соответствующих элементов ИЛИ 4 группы, выходы которых соединены с входами элемента И 5, выход которого через элемент б задержки подключен к первому входу элемента ИЛИ 7,выход которого соединен с выходной шиной 8, блок 9 выделени  заднего фронта импульса, вход которого соединен с информационным вход селектора 10 и входной шиной 2, а выход подключен к первому входу эле мента И 11 и к.информационному вход сдвигового регистра 12, кажда  груп па выходов которого подключена к входам соответствующих элементов ИЛИ 13 группы, выходы которых подключены к входам элемента И 14, управл ющие входы селектора 10 подключены к управл ющим щинам 15 и 16 а выход - к второму входу элемента И 11, выход которого соединен с информационным входом сдвигового регистра 17, кажда  группа выходов которого подключена к входам соответствующих элементов ИЛИ 18 группы выхода которых подключены к входам элемента И 19, выход которого сое-. динен с вторым входом элемента ИЛИ остальные входы которого подключены к выходам элементов И 20 группы, первые входы которых соединены с выходом элемента И 14, а другие вхо ды - с выходами соответствующих элементов ИЛИ 18 группы. Дешифратор врем -импульсного кода работает следующим образом. На входную шину 2 поступает им-, пульсна  последовательность, подлежаща  .декодированию. В асинхрон1НОЙ системе св зи могут возникнуть ситуации наложени  сигнальных импульсов кода. При этом возможны два исхода: при отсутствии интерференции сигналов длительность входного импульса будет равна при интерференции сигналов на вход поступ т два импульса длительностью t .. и TQ 3dfL, 2 длительность второго сигнального импульса; t .jq величина задержки между первым и вторым сигнальнь1ми импульсами при их наложении. Блок 1 выделени  переднего фронта импульса выдел ет передние фронты поступающих сигналов, которые, поступа  на информационный вход сдвигового регистра 3, последовательно сдвигаютс  с дискретом дТ. Передние фронты сигналов расшир ютс  элементами ИЛИ 4. Места подключени  элементов ИЛИ 4 к выходам сдвигового регистра 3 соответствуют, положению передних фронтов сигналов врем -импульсного кода. Расширенные сигналы с выходов элементов ИЛИ 4 поступают на вход элемента И 5, где происходит обнаружение врем -импульсного кода. Необходимость расширени  сигналов св зана с нестабильностью положени  сигналов на позици х врем -импульсного кода. Таким образом, вне зависимости от длительности входных сигналов обнаружение кодов происходит только при их совпадении в пределах величин нестабильности интервалов кода. Сигнал с элемента И 5 поступает на элемент б задержки, который осуществл ет задержку обнаруженного сигнала на величину, равную математическому ожиданию длительности сигнального импульса.Задержанный сигнал, через элемент ИЛИ 7 поступает на выходную шину 8. Выделенные задние фронты сигнальных импульсов блоком 9 выделени  заднего фронта импульса поступают на информационный вход сдвигового регистра 12, где задерживаютс  и расшир ютс  элементами ИЛИ 13. Подключенный к выходам элементов ИЛИ 13 элемент И 14 обнаруживает врем -импульсный код по задним фронтам сигнальных импульсов. На информационный вход сдвигового регистра 17 выделенный задний фронт импульса с блока 9 выделени  заднего фронта импульса че- рез элемент И 11 поступит только в том случае, если на втором входе элемента И 11 есть разрешающий по .тенциал с выхода селектора 10. Сеектор 10 формирует разрешающий потенциал только в тех случа х, когда длительность входного сигнала менье величины нижнего порога т,, установленного на шине 15 управлени , или когда дпительнрсть входного сигнала больше величины верхнего поро- га tg , установленного на шине 16 управлени , т.е. селектор 10 позвол ет косвенно выделить факт наложени  сигнальных импульсов кода. Расширенные элементами ИЛИ 18 импульсы поступают на входы элемента И 19, сигнал с выхода которого индащирует факт обнаружени  второго кода. Этот сигнал через элемент ИЛИ 7 поступает на выходную шину 8. Нестабильности интервалов между импульсами и нестабильности длительностей импульсов могут привести к ТОМУ/ что при наложении сигнальных импульсов кодов и при отсутствии интерференции длительности результирующих сигналов на . входной шине 2 могут не превышать верхний порог селектора 10, т.е. они не попадут в сдвиговый регистр17 В этом случае, исход  из требуемой веро тности обнаружени , выбираетс  дробна  логика обнаружени  К/т, где m - разр дность врем -импульсного кода; К - порог обнаружени , т.е. второй наложенный код будет обнаруживатьс  п элементами И 20, где п С. Второй код будет обнаружен только тогда, когда есть разрешеиот щий потенциал с элемента И 14, т.е. когда обнаружен код по задним фронтам сигнальных импульсов. Это позвол ет сохранить помехоустойчивость на прежнем уровне. Сигналы с выходов элементов И 20 поступают на входы элемента ИЛИ 7 и далее на выходную шину 8.There are 30 shift registers, each group of outputs of which is connected to the inputs of the corresponding elements OR of the first additional group, the outputs of which are connected to the inputs of the second additional element, and the control inputs of the selector are connected to the control buses and the output to the second input of the first additional element And, the output of which is connected to the information input of the second additional shift register, each group of outputs of which is connected to the inputs of the corresponding elements OR the second additional groups, the outputs of which are connected to the inputs of the third additional element AND, in the course of which is connected to the second input of the output element OR, the rest of the inputs of which are connected to the outputs of the elements AND group, the first inputs of which are connected to the output of the second additional element AND, and the other inputs to the outputs corresponding elements OR of the second additional group. The drawing shows a functional diagram of the proposed time-pulse code decoder. The circuit contains a block for the selection of the leading edge of a pulse, whose input is connected to the input bus 2, and the output - to the information input of the SHIFT register 3, each group of outputs of which is connected to the inputs of the corresponding elements OR 4 groups, the outputs of which are connected to the inputs of the And 5 element, output through which the delayed element b is connected to the first input of the element OR 7, the output of which is connected to the output bus 8, the block 9 of the falling edge of the pulse, the input of which is connected to the information input of the selector 10 and the input bus 2, and the output connected to the first input of the And 11 element and to the information input of the shift register 12, each group of outputs of which are connected to the inputs of the corresponding elements OR 13 groups, the outputs of which are connected to the inputs of the And 14 element, the control inputs of the selector 10 are connected to the control currents 15 and 16 and the output is to the second input of an AND 11 element, the output of which is connected to the information input of the shift register 17, each group of outputs of which is connected to the inputs of the corresponding elements OR 18 whose output groups are connected to the inputs of the element And 19, the output of which is soe-. It is connected to the second input of the element OR, the remaining inputs of which are connected to the outputs of elements AND 20 of the group, the first inputs of which are connected to the output of the element AND 14, and the other inputs to the outputs of the corresponding elements of OR 18 of the group. The decoder time-pulse code works as follows. The input bus 2 receives the pulse sequence to be decoded. In an asynchronous communication system, situations may arise of imposing code signal pulses. In this case, two outcomes are possible: in the absence of signal interference, the duration of the input pulse will be equal when the signals interfere with the input, two pulses of duration t .. and TQ 3dfL, 2 are received, the duration of the second signal pulse; t .jq is the delay between the first and second signal pulses when they are applied. The pulse front selection unit 1 selects the leading edges of the incoming signals, which, arriving at the information input of the shift register 3, are successively shifted with the sampling dT. The leading edges of the signals are expanded by the elements of OR 4. The locations of the connection of the elements of OR 4 to the outputs of the shift register 3 correspond to the position of the leading edges of the time-pulse code signals. Extended signals from the outputs of the elements OR 4 arrive at the input of the element AND 5, where the time-pulse code is detected. The need to expand the signals is due to the instability of the position of the signals at the time-pulse code positions. Thus, regardless of the duration of the input signals, the detection of codes occurs only when they coincide within the limits of the instability of the code intervals. The signal from AND 5 enters the delayed element b, which delays the detected signal by an amount equal to the expectation of the signal pulse duration. The delayed signal through the OR 7 element enters the output bus 8. Selected trailing edges of the signal pulses by the trailing edge selector 9 the pulse arrives at the information input of the shift register 12, where the elements OR 13 are delayed and expanded. The AND 14 element connected to the outputs of the elements OR 13 detects the time-pulse code n back edges of the signal pulses. To the information input of the shift register 17, the selected back edge of the pulse from the pulse edge selection block 9 through the And 11 element will be received only if the second input of the And 11 element has a resolving power from the output of the selector 10. The selector 10 generates the resolving the potential is only in those cases when the duration of the input signal is less than the lower threshold value t ,, installed on the control bus 15, or when the input signal is larger than the value of the upper threshold tg installed on the control bus 16, .e. the selector 10 makes it possible to indirectly isolate the fact of the imposition of code signal pulses. Expanded elements OR 18 pulses arrive at the inputs of the element AND 19, the signal from the output of which induces the fact of detection of the second code. This signal through the element OR 7 is fed to the output bus 8. The instability of the intervals between pulses and the instability of the duration of the pulses can lead to a TOMA / that with the imposition of signal pulses of codes and in the absence of interference of the duration of the resulting signals on. the input bus 2 may not exceed the upper threshold of the selector 10, i.e. they will not fall into the shift register17. In this case, based on the required detection probability, the fractional K / t detection logic is selected, where m is the time-pulse width code; K is the detection threshold, i.e. The second superimposed code will be detected by n elements of AND 20, where n C. The second code will be detected only when there is a resolving potential from an And 14 element, i.e. when the code is detected by the falling edges of the signal pulses. This keeps the noise immunity at the same level. The signals from the outputs of the elements And 20 arrive at the inputs of the element OR 7 and further to the output bus 8.

Таким образом, в предлагаемом устройстве за счет введени  новых элементов и конструктивных св зей по сравнению с известным достигаетс  повышение разрешающей способности врем -импульсного кода.Thus, in the proposed device, due to the introduction of new elements and constructive connections in comparison with the known, an increase in the resolution of the time-pulse code is achieved.

Claims (2)

Формула изобретени Invention Formula Дешифратор врем -импульсного кода, содержащий (5лок выделени  переднего фронта импульса/ вход которого соединён с входной шиной, а выход - с информационным входом основного сдвигового регистра, кажг995323A time-pulse code decoder containing (5kill of the leading edge of the pulse / input of which is connected to the input bus and the output to the information input of the main shift register, every 995323 да  группа выходов которого подключена к входам соответствующих элементов ИЛИ основной группы, выходовKOTOptJX соединены с входами основного элемента И, выход которого через элемент задержки подключен к первому входу выходного элемента ИЛИ, выход которого соединен с.выходной шиной, отличающийс  тем, что, с целью повышени  0 разрешающей способности, введены :. . дополнительные сдвиговые регистры, дополнительные г)уппы элемейтов ИЛИ, дополнительные з лементы И, группа элементов И, селектор и блок вы5 делени  заднего фронта импульса, вход которого.соединен синформационным входом селектора и входной шиной, а выход подключен к первому входу первого дополнительного 0 элемента Инк информационному входу первого дополнительного сдвигового регистра, кажда  группа выходов которого подключена к входам соответствующих элементов ИЛИ первой 5 дополнительной группы, выходы которых подключены к входгш второго дополнительного элемента И, при этом управл юпдае входа селектора подключены к управл ющим шинам, а 0 выход - к второму входу первого дополнительного элемента И, выход которого соеди 1ен с инфо   ационным входом второго дополнительного сдвигового регистра, кажда .группа выхос дов которого подключена тс вхо.цам соответствующих элементов ИЛИ второй дополнительной группы, выходы которых подключены к входам третьего дополнительного элемента И, выход которого соединен с вторым входомвыходного элемента ИЛИ, остальные входы которого подключены к выходам элементов И группы, первые входы которых соединены с выходом второго дополнительного элемента И, а дру5 гие входы - с выходами соответст-. вующих элементов ИЛИ второй дополнительной группы.Yes, the group of outputs of which is connected to the inputs of the corresponding elements OR of the main group, the outputs of KOTOptJX are connected to the inputs of the main element AND, the output of which through the delay element is connected to the first input of the output element OR whose output is connected to the output bus, characterized in that 0 resolution, entered:. . additional shift registers, additional d) elements OR, additional elements And, a group of elements And, a selector and a block for dividing the falling edge of the pulse, the input of which is connected by a synformational input of the selector and the input bus, and the output connected to the first input of the first additional 0 element Inc. to the information input of the first additional shift register, each group of outputs of which is connected to the inputs of the corresponding elements OR of the first 5 additional groups, the outputs of which are connected to inputs In addition, the control of the selector input is connected to control buses, and output 0 to the second input of the first additional element AND whose output is connected to the information input of the second additional shift register, each output group of which is connected input elements of the corresponding OR elements of the second additional group, the outputs of which are connected to the inputs of the third additional element AND, the output of which is connected to the second input of the output element OR, the remaining inputs of which connected to the outputs of elements AND of the group, the first inputs of which are connected to the output of the second additional element AND, and the other inputs to the outputs of the corresponding. elements of the second additional group. Источники информации, прин тые во внимание при экспертизе 50 1. Романов И.М. и др. Введение в теорию асинхронных импульсных радиосистем . М., Сов. радио, 1971, с. 72.Sources of information taken into account during the examination 50 1. Romanov I.M. and others. Introduction to the theory of asynchronous pulse radio systems. M., Sov. radio, 1971, p. 72. 2. Авторское:свидетельство СССР 55 №702928, кл. Н 03 К 13/24, 23.06.79 (прототип).2. Copyright: Certificate of the USSR 55 № 702928, cl. H 03 K 13/24, 06.23.79 (prototype). HZ}Hz} 5й 5th л j l j // й th /н/ n
SU813246428A 1981-01-30 1981-01-30 Time-pulse code decoder SU995323A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813246428A SU995323A1 (en) 1981-01-30 1981-01-30 Time-pulse code decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813246428A SU995323A1 (en) 1981-01-30 1981-01-30 Time-pulse code decoder

Publications (1)

Publication Number Publication Date
SU995323A1 true SU995323A1 (en) 1983-02-07

Family

ID=20942514

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813246428A SU995323A1 (en) 1981-01-30 1981-01-30 Time-pulse code decoder

Country Status (1)

Country Link
SU (1) SU995323A1 (en)

Similar Documents

Publication Publication Date Title
US4583008A (en) Retriggerable edge detector for edge-actuated internally clocked parts
EP0183875A2 (en) Clocked logic device
SU995323A1 (en) Time-pulse code decoder
SU1718372A2 (en) Device to extract and subtract first pulse out of series
SU790248A2 (en) Pulse train duration selector
SU1092715A2 (en) Selector of preset code combination pulses
SU1084854A1 (en) Device for receiving and processing noise-type signals
RU1811003C (en) Device for separating pulses
SU879813A1 (en) Device for receiving phase-manipulated pseudorandom signals
SU999152A1 (en) Pulse-time code decoder
SU1083391A1 (en) Receiver of synchronizing recurrent sequence
SU822340A2 (en) Pulse duration discriminator
RU2273953C1 (en) Device for finding broadband signals
SU896785A2 (en) Averaging device with interlocking for phasing discrete information
SU1128247A1 (en) Digital discriminator
SU993465A1 (en) Pulse discriminator
SU1021015A1 (en) Relative phase modulation signal automatic correlation receiver
SU720762A1 (en) Device for synchronizing recurrent signals
SU1529206A1 (en) Channel synchronizing device
SU1084981A2 (en) Device for detecting pulse loss
SU930629A1 (en) Pulse length discriminator
SU965005A2 (en) Clock synchronization device
RU2244375C1 (en) Broadband signal search device
SU864529A2 (en) Shaper of single pulses synchronized by clock frequency
SU744952A1 (en) Pulse duration selector