Claims (3)
Изобретение относитс к радиосйЯ зи и может использоватьс дл приема дискретной информации, передаваемой псевдослучайными сигналами с относительной фазовой манипул цией. Известно устройство приема фазома нипулированных псевдослучайных сигналов , содержащее последовательно соединенные перемножитель, блок фазовой автоподстройки частоты и cHiix- ронный детектор, .выход которого подключен к первым входам канала тащцелени информации и блока слежени за задержкой, ко второму входу которого подключен первый выход синхронизатора , ко входу которого подключе первьй выход блока слежени за: задержкой , при этом второй вход синхронного детектора объединен с первым входом перемножител , ко второму входу которого подключен второй выход блока слежени за задержской, тр тий и четвертый выходы которого .п,одключены ко второму .и третьему входа:м канала вьщелени информацииflj . Однако известное устройство обладает низкой помехоустойчивостью и не обеспечивает контроль качества принимаемой информации. Цель изобретени - повышение помехоустойчивости и обеспечение контрол качества принимаемой информации. Дл отого в известное устройство приема.фазоманипулированных псевдослучайных сигналов , содержащее последовательно соединенные перемножитель , блок фазовой автоподстройки частоты и синхронный детектор, выход которого подключен к первым входам канала выделени информации и блока слежени за задержкой, ко второму входу которого подключен первый выход синхронизатора, ко входу которого подключен перый выход блока слежени за задержк.ой, при этом второй вход синхронного детектора объединен с первым входом перемножител , ко вто .3 рому входу которого подключен второй выход блока слежени за задержкой третий и -четвертый выходы которого подключены ко второму и третьему входам канала вьщелени информации,введены четыре дешифратора, элемент ИЛИ, триггер переключени порогов, блок контрол качества информации, триггер поиска и последовательно соединенные триггер включени информации , элемент И и перекодирующий блок ко второму входу которого, а также к четвертому входу канала выделени информации и первому входу блока контрол качества информации подключен второй выход синхронизатора, а ко второму входу элемента И подключен первый выход канала выделени информации , второй, третий, четвертый и п тый выходы которого .подключены соответственно к первым входам перво го j второго, третьего и четвертого дешифраторов, выходы которых подключены ко входам элемента ИЛИ, а ко вторым входам первого и второго дешифраторов подключен первый выход триггера переключени порогов, второ выход которого подключен ко вторым входам третьего и четвертого дешифра торов, а к первым входам триггера подключени порогов, триггера поиска и триггера включени информации подключен первый выход блока контрол качества информации, второй и третий выходы которого подключены соответственно ко вторым входам триггера переключени порогов и триггера вклю чени информации, при этом выход эле мента ИЛИ подключен ко второму входу блока контрол качества информации И второму входу триггера поиска, выход .которого подключен к третьему входу блока слежени за задержкой, Канал выделени информации содержит две цепи, кажда из которых сост , ит из последовательно соединенных цифровых коррел тора, дешифратора и элемента И, выходы которых подключен Ко входам триггера различени , а также элемент задержки, выход которо го подключен к ) входу Сброс цифровых коррел торов, при этом объединенные первые входы хщфровых коррел торов , а также вторые входы первого и второго цифровых коррел торов вл ютс соответственно, первым, вто рым и третьим входами канала вьщелени информации, четвертым входом которого вл ютс вторые входы элемен4 тов и и вход элемента задержки, а первым, вторым, третьим, четвертым и п тым выходами канала вьщелени информации вл ютс соответствено выход триггера различени , первый и второй выходы первого цифрового коррел тора , перрый .и второй выходы второго цифрового коррел тора. Блок контрол качества информации содержит вентиль,выход которого подключен к первым входам первого и второго счетчиков, выходы которых подключены ко входам первого и второго блоков совпадени , причем выходы второго счетчика подключены через первый и второй дешифраторы к первым входам элементов И, при этом выход первого блока совпадений через первый элемент НЕ подключен к,второму входу первого элемента И, а выход второго блока совпадений через второй элемент-НЕ подключён ко второму входу второго элемента И, выход ко- торого объединен со входом вентил и выходом первого элемента И и вл етс первым выходом блока контрол качества информации, вторым и третьим выходами которого вл ютс соответственно выходы первого и второ- го блоков совпадени , а первым и вторым входами блока контрол качества информации вл ютс соответственно вторые входы второго и первого счетчиков. На чертеже представлена структурна электрическа схема устройства. Устройство содержит перемножитель 1, блок 2 фазовой автоподстройки частоты (ФАПЧ), синхронщ 1й детектор 3, блок 4 слежени за задержкой, синхронизатор 5, канал 6 выделени информации , содержащий две цепи: перва цепь содержит цифровой коррел тор .7, дешифратор 8, элемент И 9, втора Цепь содержит цифровой коррел тор .10, дешифратор 11, элемент И 12 и триггер 13 различени , элемент задержки 14, первый дешифратор 15, второй дешифратор 16, третий дешифратор 17, четвертый дешифратор 18 элемент ИЛИ 19, блок 20 контрол качества-информахщи , содержащий первый счетчик 21, второй счетчик 22, первый блок 23 совпадений, первый дешифратор 24, первый элемент И 25, первый элемент НЕ 26, второй блок 27 совпадений, йторой дешифратор 28, второй элемент И 29, второй элемент НЕ 30, вентиль 31, триггер 32 переключени порогов. 5 триггер 33 поиска, триггер 34 включе ни информации, элемент И 35, перекодирующий блок 36. Устройство работает следуодим образом . В режиме синхронизации входной фазоманипулированный сигнал инверснымк псевдослучайными последовательност ми , чередукнцимис по закону бинарной информации, поступает на вход устройства и в перемножителе 1 преобразуетс в гармонический сигнал из-за перемножени с опорным бинарным псевдослучайным сигналом, поступакицим с выхода блока 4 слежени за задержкой, и фильтруетс блоком 2 фазовой автоподстройки частоты. Этот же входной сигнал в синхронном детек торе 3 преобразуетс в бинарную последовательность , так как на второй вход его поступает гармонический сигнал с выхода блока 2 ФАПЧ. Сигнал с выхода синхронного детектора 3 поступает на первый вход блока 4 слежени за задержкой и на первые входы перемножителей цифровых коррел торов 7 и 10 канала 6 вьщелени информации. Блок 4 слежени за завцержкой следит за временным положени ем сигнала, поступающего с выхода синхронного детектора 3, путем корре л ции его с двум опорными инверсными псевдослучайными последовательност ми . Канал 6 выделени информаци путем коррел ции опорных последовательностей с принимаемыми осуществл ет вьщеление информационных импульсов , которые поступают на первый вход элемента И 35. Вьщелеиие информации осуществл етс следующим образом. Последовательности с выхода синхронного детектора 3 поступают на пер вые входы перемножителей цифровых . коррел торов ,7 и 10, на вторые входы которых поступают опорные инверсные бинарные последовательности. Импульсы , образующиес на выходах пере .множителей, накапливаютс в суммирующих счетчиках цифровых коррел торов Если на входы цифровых коррел торов 7 и 10 поступает пр ма псевдослучайна последовательность (ПСП) и на цифровой коррел тор 7 подаетс пр ма опорна ПСП , а на цифровой коррел тор 10 подаетс инверсна опорна ПСП, то на счетчик цифрового коррел тора 7 за врем информационной посьшки поступает большее число им13 пульсов сигнала чем на счетчик цифрового коррел тора 10. При этом на выходе дешифратора 8 - по вл етс сигнал , который через элемент И 9 поступает:на один вход триггера 13 разли чени , на выходе которого по вл етс перепад напр жени , соответствукщий 1 импульсу инфбрмации. При поступлении на входы цифровых коррел торов 7 и 10 инверсной ПСП на счетчик цифрового коррел тора 10 поступает большее количество импульсов, чем на счетчик цифрового коррел тора 7. На выходе дешифратора 11 по вл етс сигнал, который через элемент И 12 поступает на другой вход триггера 13 различени , на выходе которого по вл етс перепад напр жени , соответствунщий О импульсу информации. Это происходит по окончании информационной посьтки на выходе синхронного детектора 3 при переходе на вторые входы элементов И 9 и 12 тактового импульса с синхронизатора 5. После задержки этого импульса в элементе задержки 14 им осуществл етс сброс счетчиков цифровых коррел торов 7 и 10, подготавлива таким образом счетчики к приему следующей информационной посылки. Дл вхождени в синхронизм блока 4 слежени за задегжкой необходимо произвести обнаружение сигнала. До обнаружени сигнала блок 4 слежени за задержкой осуп(ествл ет сл&пой поиск. Обнаружение сигнала осуществл етс следующим образом. Состо ние счетчиков цифровых коррел торов 7 и 10 провер етс дешифраторами 15-18. которые выполн ют роль пороговых устройств. Третий и четвертый дешифраторы 17 и 18 срабатывают на одно состо ние счетчиков цифровых коррел торов 7 и 10, что соответствует превь шению сигналом первого порога (порог в данном случае задаетс местом -подключени третьего и четвертого дешифраторов 17 и 18 к выходам чеек соответствуютщх счетчиков), а первый и второй дешифраторы 15 и 16 срабатывают на другое состо ние счетчиков цифровых коррел торов 7 и 10, что соответствует превышению сигналом второго порога (порог в данном случае также задаетс местом подключени первого и второго дешифраторов 15 и 16 к выходам чеек счетчиков ) . В любой данный момент к счетчикам цифровых коррел торов 7 и 10 . /8 подключены соответственно дешифраторы 15, 16 или 17, 18 в зависимости от состо ни триггера 32 переключени порогов, который управл етс блоком 20контрол качества информации.. При срабатьгеании любого дешифратора 15, 16 или 17, 18 сигнал его вы хода поступает через элемецт ИЛИ 19на вход первого счетчика 21 и на оди вход триггера 33 поиска, в результате чего сигнал с выхода триггера 3 поиска подаетс -на третий вход блока 4 слежени за задержкой, по которому прекращаетс слепой поиск сигнала. Рассогласование входной ПСП и опорной ПСП находитс в пределах длитель ности элементарного импульса ПСП. Более точное вхождение в синхронизм осуществл е;гс блоком 4 слежени за задержкой.. При поступлении следующей информа ционной посылки и срабатывани дешифраторов 15, 16 и 17, 18 на вход первого счетчика 21 поступает следующий импульс и т.д. Первый счетчик 21заполн етс , его состо ние характеризуетс 11ислом импульсов, которые соответствуют ЧИСЛУ ср абатьгоаНИИ дешифраторов 15, 16 или 17, 18; т.е. характеризует качество принимаемой информации. На вход второго счетчика 22 поступают тактовые импульсы со второго выхода синхронизатора , заполн его. При заполнении первого и второго счетчиков 21 и 22 наступ т такие их состо ни , когда первый блок 23совпадений сработает и сигнал с ее выхода поступает на другой вход триггера 32 переключени порогов и устанавливает его в положение, соответствующее подключению первого и второ го дешифраторов 15 и 16 к счетчикам цифровых коррел торов 7, 10, что соо ветствует установлению второго более высокого порога. Если первый блок 23 совпадений не сработает, а состо ние второго счетчика 22 таково, что сработает первый дешифратор 24, то сигт нал с его выхода поступает на первый элемент И 25, -на второй вход которой поступает сигнал такой же пол рности с выхода первого элемента НЕ 26, так как первый блок 23 совпадений не сра ботал. Сигнал с вь;рсода элемента И 23 подаетс на один вход триггера 32 переключени порогов, который под ключает третий и четвертый дешифраторы 17 и 18 к счетчику цифровых кор 8 рел торов 7 и 10, устанавлива таким образом более низкие пороги. Сигнал с выхода первого элемента И 25 поступает также на другой вход триггера 33 поиска, который измен ет свое состо ние , и сигнал с его выхода поступает на третий вход блока 4 слежени за задержкой, привод к поиску псевдослучайного сигнала этим блоком. Сигнал с выхода первого элемента И 25 проступает также через вентиль 31 в цепь Сброс - первого и второго счетчиков 2 и 22, привод их в исходное состо ние, и непосредственно на другой вход триггера 34 включени информации , сигнал с выхода которого закрывает элемент И 35, прекраща , таким образом, прохождение информации с выхода триггера 13 различи через элемент И 35 на вход перекодирующего блока 36 импульсов информации из относительной формы в абсолютную и на выход устройства. При срабатываНИИ первого блока 23 совпадений заполнение счетчиков 21 и 22 продолжаетс и наступает момент, когда второй блок 27 совпадений сработает. Тогда сигнал с ее выхода поступает на один вход триггера 34 включени информации, привод его в такое состо ние , при котором сигнал с его выхода открывает элемент И 35 по второму входу. При этом сигнал с выхода канала 6 выделени информации через элемент И 35 поступает на вход перекодирующего блока 36 и после перевГодировки - на выход устройства. На второй вход перекодирующего блока 36 поступают тактовые импульсы с частотой следовани импульсов информации , необходимые дл правильной работы перекодирующего блока. Если второй блок 27 совладений не срабатывает, а состо ние второго счетчика 22 тактово, что.срабатывает второй дешифратор 28, то сигнал на его выходе и отсутствие сигнала на выходе второго блока 27 совпадений через элемент НЕ 30 привод т к срабатыванию второго элемента И 29, с выхода которого сигнал поступает на другой , вход триггера 34 включени информации , привод к изменению состо ни этого триггера, при котором элемент И 35 закрываетс , прерыва путь прохождению Информации на выход устрой- ства. Кроме этого, сигнал с выхода второго элемента И 29 подаетс через вентиль 31 в цепь Сброс первого и второго счетчиков 21 и 22, привод их в исходное состо ние, на друг вход триггера 33 поиска, привод к поиску сигнала блоком 4 слежени за задержкой, и на один вход триггера 32переключени порогов, привод к подключению третьего и четвертого дешифраторов 17 и 18 соответственно к счетчикам : цифровых коррел торов 7 и 10. Таким образом, если качество информации не хзгже требуемого, то сна чала сработают первый блок 23 совпа дений, первый дешифратор 24, первый элемент И 25, первый элементНЕ 26 и первый и второй дешифраторы 15 и 16 подключаютс к счетчикам цифровы коррел торов 7 и 10, устанавлива таким образом более высокий порог. Затем сработают второй блок 27 совпадений , второй дешифратор 28, втор элемент И 29, второй элемент НЕ 30 и выход устройства подключаетс чер перекодирую ций блок 36, элемент И 35 к выходу триггера 13 различени канала 6 выделени информации. Если качество информации хуже требу емого , то Первый и второй блоки 23 Э 27 совпадений, первый и второй де шифраторы 24 и 28, первый и второй элементы И 25 и 29, первый и второй элементы НЕ 26 и 30 подключают с помощью триггера 32 переключени по рогов первый и второй дешифраторы 15 и 16 к счетчикам цифровых коррел торов 7 и 10, сбрасывают первый и второй счетчики 21 и 22 через вен тиль 31, выдают с помощью триггера 33поиска команду на поиск сигнала в блок 4 слежени за задержкой и от ключают выход канала 6 выделени ин формации (выход триггера 13 различени ) от выхода устройства с помо щью триггера 34 включени информации и элемента И 35. образом, устройство приема фазоманипулированных псевдослучайных сигналов обеспечивает пойьшге ние помехоустойчивости и контроль качества принимаемой информации. Формула изобретени 1. Устройство приема фазоманипули рованных псевдослучайных сигналов, содержащее последовательно соединен перемножитель, блок фазовой автопод стройки частоты и синхронный детект ВЫХОД которого подключен к первым входам канала вьщелени информации и блока слежени за задержкой, ко второму входу которого подключен первый выход синхронизатора, ко входу которого подключен первый выход синхронизатора , ко входу которого подключен первый выход ёлока слежени за задержкой, при этом второй вход синхронного детектора.объединен с первым входом перемножител , ко второму входу которого подключен второй выход блока слежени за задержкой, третий и четвертый выходы которого подключены ко второму и третьему входам канала выделени информации, отличающеес тем, что, с целью повышени помехоустойчивости и обеспечени контрол качества принимаемой информации, введены четыре дешифратора , элемент ИЛИ, триггер переключени порогов, блок контрол качества информации, триггер поиска и последовательно соединенные триггер включени информации, элемент И и перекодирующий блок, ко второму входу которого, а также к четвертому входу канала выделени информации и первому входу блока контрол качества информации подключен второй выход синхронизатора, а ко второму входу элемента- И подключен первый выход канала.выделени , информадии, второй, третий, четвертый, и п тый j выходы которого подключены соответственно к первым входам первого, второго,, третьего и четвертого дешифраторов, выходы которых подключены ко входам элемента ИЛИ, а ко вторым входам первого и второго дешифраторов подключен первый выход триггера переключени порогов, второй выход которого подключен ко вторым входам третьего и четвертого дешифраторов, а к первьм входам триггера переключени порогов, триггера поиска и триггера включени информации подключен первый выход блока контрол качества информации, второй и третий выходы которого подключены соответственно ко вторым входам триггера переключени порогов и триггера включени информации, при этом выход элемента ШШ подключен ко второму входу блока контрол качества информации и второму .входу триггера поиска, выход которого подключен к третьему входу блока слежени за задержкой,The invention relates to radio communications and can be used to receive discrete information transmitted by pseudo-random signals with relative phase shift keying. A device for receiving a phase-assisted pseudo-random signal containing a series-connected multiplier, a phase locked loop and a cHiix detector, is known. the output of which is connected to the first inputs of the information channel and the delay tracking unit, to the second input of which the first synchronizer output is connected, to the input of which is connected the first output of the tracking unit: delay, while the second input of the synchronous detector is combined with the first input of the multiplier to the second the input of which is connected to the second output of the block for monitoring the delay, the third and fourth outputs of which. n, are connected to the second. and the third input: m channel of information allocation flj. However, the known device has low noise immunity and does not provide quality control of the received information. The purpose of the invention is to improve the noise immunity and ensure the quality control of the received information. For this purpose, to a known receiving device. phase-shifted pseudo-random signals containing serially connected multiplier, phase-locked loop and synchronous detector, the output of which is connected to the first inputs of the information extraction channel and the delay tracking unit, to the second input of which the first synchronizer output is connected, the input of which is connected to the first output of the tracking unit delays oh, with the second input of the synchronous detector combined with the first input of the multiplier, which is the second. To the third input of which the second output of the delay tracking unit is connected, the third and fourth outputs of which are connected to the second and third inputs of the information channel, four decoders, the OR element, the threshold switching trigger, the information quality control block, the search trigger and the sequentially connected trigger trigger are entered information element And the transcoding unit to the second input of which, as well as to the fourth input of the information extraction channel and the first input of the information quality control unit are connected to second synchronizer output and the second input of AND gate connected the first output channel information separating, second, third, fourth and fifth outputs of the latter. connected respectively to the first inputs of the first j of the second, third and fourth decoders, the outputs of which are connected to the inputs of the OR element, and the first inputs of the threshold switching trigger are connected to the second inputs of the first and second decoders, the second output of which is connected to the second inputs of the third and fourth decoders , and the first inputs of the threshold connection trigger, the search trigger and the information enable trigger are connected to the first output of the information quality control unit, the second and third outputs of which are connected respectively etstvenno to the second inputs of the switching thresholds of the trigger and the trigger including The Cheney information, wherein the output of the element connected to the second OR input of the quality control information unit and the second input of the search trigger output. which is connected to the third input of the delay tracking unit, the selection channel contains two circuits, each of which consists of a series-connected digital correlator, a decoder and an element, the outputs of which are connected to the discriminator trigger inputs, as well as a delay element It is connected to the input Reset digital correlators, with the combined first inputs of the digital correlators as well as the second inputs of the first and second digital correlators being the first, second and third inputs respectively and the information channel, the fourth input of which are the second inputs of the elements and the input of the delay element, and the first, second, third, fourth and fifth outputs of the information channel are the corresponding output of the discriminator trigger, the first and second outputs of the first digital correlator perry. and the second outputs of the second digital correlator. The information quality control block contains a valve whose output is connected to the first inputs of the first and second counters, the outputs of which are connected to the inputs of the first and second blocks of coincidence, and the outputs of the second counter are connected through the first and second decoders to the first inputs of the AND elements, while the output of the first block matches through the first element is NOT connected to the second input of the first element AND, and the output of the second block of matches through the second element is NOT connected to the second input of the second element AND whose output is combined the valve input and the output of the first element AND are the first output of the information quality control unit, the second and third outputs of which are respectively the outputs of the first and second coincidence units, and the first and second inputs of the information quality control unit are respectively the second inputs of the second and first counters. The drawing shows a structural electrical circuit of the device. The device contains multiplier 1, phase-locked loop (PLL) unit 2, 1st detector synchronization unit 3, delay tracking unit 4, synchronizer 5, information extraction channel 6 containing two circuits: the first circuit contains a digital correlator. 7, the decoder 8, the element And 9, the second Chain contains a digital correlator. 10, the decoder 11, the element 12 and the trigger 13 of the distinction, the delay element 14, the first decoder 15, the second decoder 16, the third decoder 17, the fourth decoder 18 element OR 19, block 20 quality control information, containing the first counter 21, the second counter 22, the first block 23 matches, the first decoder 24, the first element And 25, the first element NOT 26, the second block 27 matches, the second decoder 28, the second element And 29, the second element NOT 30, valve 31, the threshold switching trigger 32. 5, a search trigger 33, a trigger 34 include information, an element I 35, a recoding unit 36. The device works in the following way. In mode synchronization input phase-shift keyed signal inversnymk pseudorandom sequences cheredukntsimis by law binary information applied to the input device and a multiplier 1 is converted into a harmonic signal due to the multiplication with a reference binary pseudorandom signal postupakitsim output unit 4 tracking delay and filtered unit 2 phase-locked loop. The same input signal in the synchronous detector 3 is converted into a binary sequence, since its second input receives a harmonic signal from the output of the PLL unit 2. The signal from the output of the synchronous detector 3 is fed to the first input of the delay tracking unit 4 and to the first inputs of the multipliers of digital correlators 7 and 10 of the information distribution channel 6. The blotch tracking unit 4 monitors the temporal position of the signal coming from the output of the synchronous detector 3 by correlating it with two reference inverse pseudo-random sequences. Channel 6 for extracting information, by correlating the reference sequences with received signals, carries out the selection of information pulses that arrive at the first input of the And element 35. The information provided is as follows. The sequences from the output of the synchronous detector 3 arrive at the first inputs of digital multipliers. the correlators of tori, 7 and 10, on the second inputs of which the reference inverse binary sequences arrive. The pulses generated by the outputs of the pen. multipliers accumulated in digital correlator totalizer counters. If digital correlators 7 and 10 are fed to the inputs of a direct pseudo-random sequence (PRS) and the digital correlator 7 is fed to the direct support PRSP, and digital correlator 10 is fed to the inverse reference PRS, The digital correlator counter 7 during the informational postage receives a greater number of signal pulses than the digital correlator counter 10. At the output of the decoder 8, a signal appears that through the element I 9 enters: at one input of the trigger 13 there is a difference, at the output of which a voltage drop occurs corresponding to 1 pulse of infbromation. When the digital correlators 7 and 10 of the inverse memory bandwidth arrive at the inputs of the digital correlator 10, more pulses are received than at the digital correlator 7 counter. At the output of the decoder 11, a signal appears which, through the element 12, goes to another input of the distinguishing trigger 13, at the output of which a voltage drop appears corresponding to an information pulse O. This happens at the end of the informational output at the output of the synchronous detector 3 when switching to the second inputs of the And 9 and 12 clock elements from the synchronizer 5. After this pulse is delayed in the delay element 14, it resets the digital correlators 7 and 10 counters, thus preparing the counters to receive the next data packet. In order to get into synchrocheme of the delay tracking unit 4, the signal must be detected. Prior to detecting the signal, block 4 monitors the delay in smallpox (there is a word & search). The signal is detected as follows. The state of the digital correlator counters 7 and 10 is checked by decoder 15-18. which act as threshold devices. The third and fourth decoders 17 and 18 operate on one state of the digital correlators 7 and 10 counters, which corresponds to the first threshold being converted by the signal (the threshold in this case is determined by the location of the third and fourth decoders 17 and 18 to the outputs of the counter cells) and the first and second decoders 15 and 16 operate on a different state of the digital correlator counters 7 and 10, which corresponds to the signal exceeding the second threshold (the threshold in this case is also specified by the connection point of the first and second decrypt moat 15 and 16 to the outputs of counters cells). At any given moment to the digital correlator 7 and 10 counters. The < 8 > are connected respectively to the decoders 15, 16 or 17, 18, depending on the state of the threshold switching trigger 32, which is controlled by the information quality control unit 20. . When any decoder 15, 16 or 17, 18 is triggered, its output signal goes through the element OR 19 to the input of the first counter 21 and to one input of the search trigger 33, resulting in a signal from the output of the search trigger 3 being applied to the third input of the tracking unit 4 the delay by which the blind signal search is terminated. The mismatch between the input bandwidth and the base memory bandwidth is within the length of the elementary memory pulse. A more accurate entry into synchronism is carried out; gc unit 4 tracking the delay. . When the next information parcel arrives and the decoders 15, 16 and 17, 18 operate, the next pulse arrives at the input of the first counter 21, and so on. d. The first counter 21 is filled, its state is characterized by an 11th number of pulses, which correspond to the NUMBER of data decoders 15, 16 or 17, 18; t. e. characterizes the quality of received information. The input of the second counter 22 receives the clock pulses from the second output of the synchronizer, fill it. When the first and second counters 21 and 22 are filled, such states occur when the first block of 23 coincidences triggers and the signal from its output goes to another input of the threshold switching trigger 32 and sets it to the position corresponding to the connection of the first and second decoders 15 and 16 digital counter correlators 7, 10, which corresponds to the establishment of a second higher threshold. If the first block 23 matches does not work, and the state of the second counter 22 is such that the first decoder 24 will work, then the signal from its output goes to the first element AND 25, the second input of which receives a signal of the same polarity from the output of the first element NOT 26, since the first block of 23 matches did not work. The signal from the biased element element I 23 is fed to one input of the threshold switching trigger 32, which connects the third and fourth decoders 17 and 18 to the digital corres counter 8 of the relay 7 and 10, thus setting lower thresholds. The signal from the output of the first element And 25 also goes to another input of the search trigger 33, which changes its state, and the signal from its output goes to the third input of the delay tracking unit 4, resulting in a search for a pseudo-random signal by this block. The signal from the output of the first element And 25 also appears through the valve 31 to the Reset circuit - the first and second counters 2 and 22, their drive to the initial state, and directly to another input of the information switching trigger 34, the signal from the output of which closes the And 35 element stopping, thus, the passage of information from the output of the trigger 13, the difference through the element I 35 to the input of the transcoding unit 36 of information pulses from the relative form to the absolute and to the output of the device. When the first block 23 matches is triggered, the filling of the counters 21 and 22 continues and a moment comes when the second block 27 matches will work. Then the signal from its output goes to one input of the information switching trigger 34, driving it to a state in which the signal from its output opens the element 35 at the second input. In this case, the signal from the output of the channel 6 for extracting information through the element 35 is fed to the input of the recoding unit 36 and, after re-transcription, to the output of the device. At the second input of the recoding unit 36, clock pulses are received with the pulse frequency of information necessary for the correct operation of the recoding unit. If the second block 27 of condominiums does not work, and the state of the second counter is 22, which is. the second decoder 28 is triggered, then the signal at its output and the absence of a signal at the output of the second block 27 of the coincidence through the NOT 30 element cause the second element 29 to trigger, the output of which sends the signal to the other, the input trigger 34 of the information, causing the state to change This trigger, in which element 35 is closed, interrupts the path of the Information to the output of the device. In addition, the signal from the output of the second element I 29 is supplied through valve 31 to the circuit Resetting the first and second counters 21 and 22, driving them to their initial state, to each input of the search trigger 33, leading to the search for a signal by the delay tracking unit 4, and to one input of the trigger 32 of switching thresholds, leading to connecting the third and fourth decoders 17 and 18 respectively to the counters: digital correlators 7 and 10. Thus, if the quality of information is not required, then the first block 23 of matches, the first decoder 24, the first element 25, the first element 26 and the first and second decoders 15 and 16 are connected to the digital correlators 7 and 10, thus setting a higher threshold. Then the second block 27 matches, the second decoder 28, the second element 29, the second element 30 NOT and the output of the device connects the transcoding block 36, the element 35 to the output of the trigger 13 for distinguishing the information extraction channel 6. If the quality of information is worse than what is required, the first and second blocks 23 and 27 matches, the first and second decipherors 24 and 28, the first and second elements of AND 25 and 29, the first and second elements of HE 26 and 30 are connected using switch 32 The horns first and second decoders 15 and 16 to the digital correlator counters 7 and 10, reset the first and second counters 21 and 22 through the fan 31, issue a command to search for the signal in the delay tracking unit 4 and turn off the output using the search trigger 33. 6 highlighting of information (trigger output 13 differences) from output yes Pomeau schyu device incorporating the trigger information 34 and AND gate 35. Thus, the device for receiving phase-shifted pseudo-random signals provides noise immunity and quality control of received information. Claim 1. A device for phase-mapped pseudo-random signals containing a multiplier connected in series, a phase-locked frequency setting unit and a synchronous detector whose OUTPUT is connected to the first inputs of the information channel and the delay tracking unit, to the second input of which the first output of the synchronizer is connected, the input of which is connected to the first output the synchronizer, to the input of which the first output of the delay tracking monitor is connected, with the second input of the synchronous detector. combined with the first input of the multiplier, to the second input of which the second output of the delay tracking unit is connected, the third and fourth outputs of which are connected to the second and third inputs of the information extraction channel, characterized in that, in order to improve the noise immunity and ensure the quality control of the received information, four decoders, the OR element, the threshold switching trigger, the information quality control block, the search trigger and the serially connected information trigger, the AND element and the per an encoding unit, to the second input of which, as well as to the fourth input of the information extraction channel and the first input of the information quality control unit, the second output of the synchronizer is connected, and the first output of the channel is connected to the second input of the AND element. the second, third, fourth, and fifth j outputs of which are connected respectively to the first inputs of the first, second, third, and fourth decoders, the outputs of which are connected to the inputs of the OR element, and the first output is connected to the second inputs of the first and second decoders the threshold switching trigger, the second output of which is connected to the second inputs of the third and fourth decoders, and the first output of the co-operation block is connected to the first inputs of the threshold switching trigger, search trigger and information trigger trigger Control the quality of information, the second and third outputs of which are connected respectively to the second inputs of the threshold switching trigger and the information triggering trigger, while the output of the NL element is connected to the second input of the information quality control unit and the second one. the search trigger input, the output of which is connected to the third input of the delay tracking unit,
2. Устройство по п. 1, о т л и чающеес тем, что к-анал выделени информации содержит две цепи, кажда из которых состоит из последовательно соединенных цифрового коррел тора , дешифратора и элемента И, выходы крторых подключены ко входам триггера различени , а также элемент задержки, выход которого подключен к входу Сброс цифровых коррел торов при этом объединенные первые входы цифровых коррел торов, а также вторые входы первого и второго цифровых коррел торов вл ютс соответственно первым, вторым и третьим входами канала выделени информации, четвертым входом которого вл ютс вторые входы элементов И и вход элемента задержки, а первым, вторым, третьим, четвертым и п тым выходами канала выделени информации вл ютс соответственно выход триггера различени , первый и втррой выходы первого цифрового коррел то |а , первый и второй выходы второго цифрового коррел тора.2. The device according to claim 1, wherein the information extraction co-analog contains two circuits, each of which consists of a series-connected digital correlator, a decoder and an And element, the outputs of which are connected to the distinction trigger inputs, and also a delay element, the output of which is connected to the input. Resetting digital correlators, the combined first inputs of digital correlators as well as the second inputs of the first and second digital correlators are the first, second and third inputs of the allocation channel. The fourth input of which are the second inputs of the AND elements and the input of the delay element, and the first, second, third, fourth and fifth outputs of the information isolation channel are the output of the discriminator trigger, the first and second outputs of the first digital correlator | a, the first and the second outputs of the second digital correlator.
3. Устройство ПОП..1, ОТЛ.Ичающеес тем, что, блок контрол качестваинформации содержит вентиль, выход которого подключен к3. Device POP..1, EX.It is due to the fact that the quality control information block contains a valve whose output is connected to
.первым входам первого и второго счетчиков , выходы которых подключены ко входам первого и второго блоков совпадени , причем выходы второго счетчика подключены через первый и второ дешифраторы к первым входам элементов И, при этом выход первого .блока совпадений через первый элемент НЕ подключен к второму входу первого элемента И, а выход нторого блока совпадений через второй элемент НЕ пoдключek к второму входу второго элмента И, выход которого объединен .со входом вентил и выходом первого элемента И и вл етс первым выходом блока контрол качества информации, вторым и третьим выходами которого вл ютс соответственно выходы первого и второго блоков совпадени , а первым и вторым входами блока контрол качества информации вл ютс соответственно вторые входы второго и первого счетчиков.the first inputs of the first and second counters, the outputs of which are connected to the inputs of the first and second blocks of coincidence, and the outputs of the second counter are connected through the first and second decoders to the first inputs of the AND elements, while the output of the first coincidence unit is NOT connected to the second input the first element And, and the output of the second block of matches through the second element is NOT connected to the second input of the second element I, the output of which is combined with the input of the valve and the output of the first element AND, and is the first output of the control unit ol quality information, the second and third outputs which are respectively outputs of the first and second coincidence blocks, and the first and second inputs of the block quality control information are respectively the second inputs of the second and first counters.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1. Авторское свидетельство СССР № 555556, кл. Н 04 L 27/22, 1975 (прототип).1. USSR author's certificate No. 555556, cl. H 04 L 27/22, 1975 (prototype).