(54 ) М ИКРСЭТРСГРАММ НОЕ УСТРОЙСТВО УПРАВЛЕНИЯ С КОНТРОЛЕМ ПЕРЕХОДСв . Изобретение относитс к вычистштель ной технике, а именно к устройствам программного и микропрограммного управлени повьпиенной надежности. Известно микропрограммное устрюйст- во с контролем переходов, в которе дл проверки правильности обращени по;вдресу в каждом из слов микропрограммы записываетс бит обшей четности дл информационной и адресной частей микрокоманды . После считывани даииых контрольиый код адреса вычитаетс из считанного общего контрольного кода, после чего формируетс контрольный код числа и сравниваетс с кодом, полученным пос- ле вычитани С 1 5. Контроль по четности этого устройства не позвол ет вы вить все возможные отклонени от правильного выполнени микропрограммы, так как дл контрол по модулю два характерна высока - веро тность пропуска ошибки - 0,5, а необходимость запоминани контрольных кодов обуславливает увеличение разр дности всех слов аапсминаюшего устройства, что ведет к значительным затратам обору до- . вани . На ход выполнени микропрограмм решающее значение оказывает правильность выполнени микрокоманд условного перехода (модификации текущего адреса в соответствии со зиачением опрошенного логического услови ), поэтому существенным жазываетс праксльность записи хранени , считывани и. дальнейшего использовани кода номера логического услови . Применение в рассмотрешюм устрЫ )стве дл проверки правильности записи и использова{ш кода (ера л огического услови контрол по модулю поЁре- чет за собойеще больший рост, разр дных цепей и потребует схем свертки, ио не позволит достичь существенного повышени обнаруживающей) .способности. Повьпиение обнаруживающей способности пу тем увеличени модул конт{хм1 приведет к еще 5ошзшим: аппаратурным затратам (увеличению разр диости всех слов пам - . ти микрокоманд), при этом обнаружившо398 ща спосоОнсють увеличиваетс незначительно . Так, дл контрол по модулю три необходимы уж два контрольных разр да в слове, а веро тность пропуска ошибки остаетс высокой - 0,33. Контроль правильности опроса значений логических условий MoxtHo проводить в микропрограм1м- ных устройствах известным методом: дублирование аппаратуры выбора значений логических условий. Однако дублирование в сочетании с контролем по модулю требует значительных аппаратурных затрат. Наиболее близким к предлагаемому по технической сущности вл етс : икpoпpoграммное устройство управлени с контролем переходов, содержащее блок, пам ти микропрограмм, регистр адреса, регистр микрокоманд, блок сравнени , блок упрашхени переходами и сдвигающий регистр . В данном устройстве с целью контрол пор дка следовани микрокоманд в микропрограмму введены специальные контроль ные микрокоманды, содержащие контрольную информацию дл соответствующих, участков исходной микропрограммы.Конт- рольный код участка алгоритма формируетс на основе структуры конкретного участка с учетом пор дка, следовани мик рокоманд условного и безусловного перехода , значений опрашиваемых на участке логических условий и представл ет собой последовательность нулей и единиц, где 1 соответствует единичному значению оп рашиваемого логического услови , а О нулевому значению логического услови и безусловному переходу. В процессе исполнени микропрограммы на сдвигающем регистре формируетс контрольна информаци о реальном вы-i полн емом участке, котора в конце учас ка сравниваетс со считанным из пам ти контрольным кодом. Использование в качестве контрольных кодов информации о структуре выполн емых участков микропрограммы увеличивает обнаруживающую способность данного устройства по сравнению с рассмотренными выше и поз вол ет обнаружить практически все ошибки , св занные с ложными переходами вну ри одного контролируемого участка, а также ложные переходы на новые участки микропрограммы. Исключение составл ют ложные переходы на смежные участ ки в местах разветвлений. Достижение высокой обнаруживающей способности получено при сравнительно небольших затратах дополнительного оборудовани f 2J 7 Однако в данном устройстве не контролируетс правильность записи, хранени и считывани кода номера логического услови и работа блока управлени переходами . Повысить обнаруживающую способность устройства можно было бы рассмотренными выше известными методами, т.е. дл контрол записи .и считывани кода номера логического услови использовать контроль по модулю, а дл контрол блока управлени переходами - дублирование. Такое решение вл етс неэффективным, так как контроль по модулю требует разр дных цепей основной пам ти и применени схем сварки, что совместно с дублированием блока управлени переходами потребует значительных затрат ; оборудовани , которые будут расти с уве-j личением модул контрол . Применение же с целью уменьшени оборудовани малого модул контрол (два или три) дает недостаточную обнару живаюшую способность . Цель изобретени - повышение эффективности контрол за счет повышени обнаруживающей способности устройства при меньших аппаратурных затратах. Поставленна цель достигаетс тем, что в микропрограммное устройство управлени с контролем переходов, содержащее блок пам ти микрокоманд, регистр адреса, регистр микрокоманд, дешифратор микрокоманд, дешифратор логических условий, первый коммутатор и первый блок сравнени , сдвигающий регистр и элемент НЕ, причем выход первого коммутатора соединен с информационным входом сдвигающего регистра и первым входом регистра адреса, выг.од которого соединен с входом блока пам ти микрокоманд , выход блока пам ти микрокоманд соединен с входом регистра микрокоманд, первый, второй третий и четвертый выходы которого соединены соответственно с вторым входом регистра адреса, с входом дешифратора логических условий, с входом дешифратора микрокоманд, с первым входом первого блока сравнени , выход дешифратора микрокоманд соединей с входом элемента НЕ и управл ющим входрм первого блока сравнени , выход которого соединен с входом сдвига сдав гаюшего регистра, выход дешифратора логических условий соединен с первым информационным входом первого коммутатора , выход которого соединен с установочным входом сдвигающего регистра, выход элем1еита HE соединен с управл ющим входом первого коммутатора, второй ин- формашюнный вход которого соединен с входом логических условий устройства, введены второй блок сравнени , сумматор по модулю два, второй коммутатор, первый и второй блоки элементов И, блок элементов ИЛИ и элемент ИЛИ, причем п тый выход регистра микрокоманд и выход дешифратора микрокоманд соединены соответственно с первым и вторым входами первого блока элементов И, выход которого соединен с первым входом блока элементов ИЛИ, выход которого соединен с информационным входом сумматора по модулю два, управл ющий вход которого соединен с выходом дешифратор . ра микрокоманд, выходы дешифратора логических условий и элемент НЕ соединены соответственно с первыми и вторыми входами второго блока элементов И, выход которого соединен.. с первым входом второго коммутатора и вторым входом блока элементов ИЛИ, вход логических условий устройства, соединен с вторым входом второго коммутатора, выход кото рого соединен с первым входом второго блока сравнени , первого разр да сдвигающего регистра соединен с вторым входом второго блока сравнени , выходы сумматора по модулю два первого и второго блоков сравнени соединены соответ ственно с первым, вторым и третьим входами элемента ИЛИ, выход которого вл етс выходом устройства. На чертеже приведена схема микропрограммного устройства управлени с контролем переходов. В устройство вход т блок. 1 пам ти микрокоманд, регистр 2 адреса, регистр 3 микрокоманд, дешифратор 4 логичес ких условий и дешифратор 5 микрокоманд сдвигающий регистр 6, коммутаторы 7 и 8, блоки 9 и 10 элементов И, блок 11 и 12 сравнени , сумматор 13 по модулю два, элемент НЕ 14, блок элементов ИЛИ 15, элемент ИЛИ 16. Единичное значение выхода дешифрато ра 5 микрокоманд соответствует выполнению контрольной микрокслланды. Если реализуема микрокоманда не вл етс контрольной, нулевое значение выхода де шифратора 5 блокирует передачу сигнала ошибки с сумматора 13 на элемент ИЛИ 16 и передачу кодов с регистра 3 микрокоманд на блок 12 сравнени и сумматор 13. Лл повышени эффектиетости контрол Хода микропрограмм в них введены 9 876 контрольные микрокоманды, позвол ющие проко тролировать выполнение участков микропрограммы. Контрольные микрокоманды размещаютс в конце соответствующих участков и состо т из двух групп контрольных разр дов. Перва группа контрольных разр дов соответствует контрольному коду дл участка микропрограммы, описанному в прототипе. Втора группа контрольных разр дов содержит информацию о номерах опрашиваемых на участке логических условий. При этомразр дность второй группы соответствует числу различных логических условий в микропрограмме и наличие еди- ницы в какой-либо позиции указывает на номер опрашиваемого на данном участке логического услови . Общее число разр дов контрольного слова соответствует сумме числа микрокоманд ксжтролируемого участка и количества различных логических условий в микропрограмме. Сдвигающий регистр 6 и сумматор 13 предназначены дл формировани и хранени контрольной информации о реализуемых участках микропрограм1 а 1; При этом к мснленту шлполнени контрольной микрокоманды в конце участка содержимое регистра 6 соответствует реальной последовательности выполнени микрокоманд безусловного и условного (опроса логических условий) перехода. Содержимое сумматора 13 схютветствует номерам реально опрошенных на участке логических условий. Например, после безошибочного выполнени последовательности микрокоманд Xg V x,X;jV, х,( микрокоманды безусловного перехода, х X.J - микрокоманды условного перехода по нулевым и единичньд значени м логических условий х ) микропрограммы, обрабатывающей 9 различных логических условий , содержимое сдвигающего регистра 6) и сумматора 13 соответственно равно 1О01ООО и 011ОИООО. Устройство работает следующим образом . Если при вьшолнении микропрограммы считана микрокоманда условного перехода , то после дешифрации номера опращиваемого логического услови дешифратором 4 состо ние выходов этого дешифратора (унитарный код с единицей в позиции опрошенного услови ) передаетс с выхода блока 9 элементЬов И через блок 15 элементов ИЛИ на сумматор 13 и складываетс по модулю Два с его содержимым. В то же врем значение опрощенного логического уело- ВИЯ с выхода коммутатора 7 подаетс на регистр 2 адреса дл модификации адреса следующей микрокоманды. Одновременно это значение- (1 или О) поступает на информационный вход сдвигающего регистpa 6 и со сдвигом записываетс в его первый разр д. После записи значение первого разр да сдвигающего регистра подаетс на первый вход блока 11 сравнени . На второй вход блока 11 сравнени через коммутатор 8 поступает значение опрошенного логического услови в соответствии с выходом дешифратора 4. На второй вход коммутатора 8 через блок 9 элементов И подаетс информаци с вы хода дешифратора логических условий. Такое построение схемь позвол ет проверить правильность считывани , передачи и записи в сдвигающий регистр значени опрошенного логического услови . При заПиси в первый разр д сдвигающего регистра 6 значени , не соответствующего состо нию опрошенного разр да регистра логических условий, на выходе блока 11 сравнени вырабатываетс сигнал ошибки, поступающий на элемент ИЛИ 16, единичное значение выхода которой блокирует работу устройства. Если считана микрокоманда безусловного , перехода, в сдвигающем регистре 6 производитс сдв)дг информации с записью нул в первый разр5Щ. При этом на сумматор 13 никакой кнформагши не поступает . При вьшолнении контрольной микрокоманды (на выхо/ е дешифратора 5 - едини«а ) перва группа контрольных разр дов подаетс на первый .вход блока 12 сравнени , а втора группа - передаетс через блок 10 элементов И на вход сумматора 13 и складываетс по модулю fl&a с его содержимым. Если выполнении .участка отсутствовали ошибки ло оюго перехода на другие фрагменты микропрограммы , либо ложные переходы внутри участка, то на выходе блока сравнени 12 по вл етс сигнал (нулевой) отсутстви ошибки, устанавливающий регистр 6 Б противном случае сигнал наличи ошибки подаетс на вход элемента ИЛИ 16. Волн при выполнении участка отсутствова ли ошибки записи, хранени , считьюани и дешифрации кодов номеров опрашиваемы на участке логических условий, то содержимое сумматора 13 дет нулевым, чтр свидетельствует о совпадении номеров реально опрошеншлх логических условий с эталонным KOHfрольным кодом на регис ре 3 микрокоманд. В случае, если в результате ошибки произошел опрос логического услови , которого не было на участке, то на сумматоре 13 фиксируютс две единицы, одна из которых соответствует номеру ошибочно пропущенного, а друга - ошибочно опрошенного логического услови . При этом с выхода сумматора 13 подаетс сигнал ошибки на элемент ИЛИ 16. Счиытвание информации накапливающего сумматора осуществл етс только в период вьшолнени контрольной микрокоманды по сигналу от дешифрагтора контрольной микрокоманды. При отсутствии описанных вЫше ошибок производитс считъгеание и вьшолнение очередной микрокоманды. Таким образом, предлагаемое устройрство позвол ет не только эффективно обнаружить ошибки ложных переходов, но и с меньшими затратами вы вить все ошибки , св занные с неправильной записью, зфанением, считыванием и дешифрацией кодов номеров логических условий, а также оперативно определить неправльный опрос и запись в сдвигающий регистр 6 значений логических условий. Достоинством предлагаемого устройства вл етс то, что оно может быть эффективно исполЕ)Зовано не только дл конт рол правильности вьшолнени микропрограмм в процессе эксплуатации устройства , но и дл проверки правильности записи в пам ти микрокоманд, т.. е. дл отладки микропрограмм. Простота отладки достигаетс за счет введени дополнительных блоков, которые упрощают локализацию места ошибки. Так при наличии ошибки замены номера логического услови оператор, ведущий отладку, может не только предполагать причину ошибки (неверна запись в пам ть, считывание из пам ти, декодирование номера логического услови ), но и сопоставлением содержимого сумматора 13 с регистром 3 микрокоманд может точно определить логическое условие, номер которого был восприн т неверно. Установление факта неправильного считывани значени логического услови позвол ет (этеративно вы вить ошибку по считыванию и передаче на выход значени логического услови , номер которого легко определить по значению кода номера логических на регистре 3 микрокоманд. Таким образом, изобретение позвол ет достичь более высокой обнаружнвак дей способности меньшими аппаратными 3ai ратами н тем самым повысить эффективность контрол . 99 Значительный эффект может дать применение предлагаемого устройства при микропрограммном и программном управлении реальными объектами дл которых требуетс высока веро тность правилыного выполнени управл ющих программ и наличие оперативных и гибких средств их отладки. формула изобретени Микропрограммное устройство управлени с контролем переходов, содержащее блок пам ти микрокоманд, регистр адреса регистр мтсрокоманд, дешифратор микрокоманд , дешифратор логических условий, первый коммутатор, первый блок сравнени , сдвигающий регистр и элемент НЕ, причем выход первого коммутатора соеди нен с информационным входом сдвигающего регистра и первым входом регистра ад реса, выход которого соединен с входом блока пам ти микрокоманд, выход блока пам ти микрокоманд соединен с входом регистра микрокоманд, первый, второй, третий и четвертый выходы которого соединены соответственно с вторым входом регистра адреса, с входом дешифратора логических условий, с входом дешкфратора микрокоманд, с первым входом первсм го блока сравнени , выход дешифратора микрокоманд соединен с входом элемента НЕ и с управл ющим входом первого блока сравнени , выход которого соединен с входом сдвига сдвигающего регистра, выход дешифратора логических условий соединен с первым информационным входом первого коммутатора, выход которого соединен с установочным входом сдвигаю- щего регистра, выход элемента НЕ соеди . нен с управл5Пошим входом первого коммутатора, второй информационный вход которого соединен с входом логических условий устройства, отличающеес тем, что, с целью повьшени эффективности контрол , в устройство введены второй блок сравнени , сумматор по модулю два, второй коммутатор, первый и второй блоки элементе И, блок элементов ИЛИ и элемент ИЛИ, причем п тый выход регистра микрокоманд и выход дешифратора микрокоманд соединены соот ветственно с первым вторым входами первого блока алементов И, выход которого соединен с первым входом блока элементов ИЛИ, выход которого соединен с информационным входом сумматора по модулю два, управл ющий вход которого соединен с выходом дешифратора микрокоманд , выходы дешифратора логических условий и элемента НЕ соединены соответственно с первыми и вторыми входами второго блока элементов И, выход которого соединен с первым входом второго коммутатора и вторым входом блока элементов ИЛИ, вход логических условий устройства соединен с вторым входом второго коммутатора, выход которого соединен с первым входом второго блока сравнени , выход первого разр да сдвигающего регистра соединен с вторым входом второго блока сравнени , выходы сумматора по модулю два первого и второго блоков сравнени соединены соответственно с первым, вторым и третьим входами элемента ИЛИ, выход которого вл етс вы ходом устройства. Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3789204, кл. G 06 К 11/ОО, опублик. 1974. 2.Авторское свидетельство СССР N9 711573, кп. GO6 F 9/14, 1980 (прототип).(54) M IKRSETRSGRAMM NOE CONTROL DEVICE WITH TRANSMISSION CONTROL. The invention relates to a cleaned technique, namely, devices of software and firmware control of povipennoy reliability. A firmware with transition control is known, in which to check the correctness of the call by address; in each of the words of the microprogram, the parity bit is written for the information and address parts of the microcommand. After reading this, the control code of the address is subtracted from the read common control code, after which the control code of the number is formed and compared with the code obtained after subtracting C 1 5. The parity check of this device does not allow to detect all possible deviations from the correct execution of the microprogram, since the modulo two control is characterized by a high error probability of 0.5, and the need to memorize the control codes causes an increase in the bit depth of all the words of the auxiliary device. that leads to significant costs for equipment up-. Vani. The correct execution of the microcommands of the conditional transition (modification of the current address in accordance with the magnitude of the polled logical condition) makes the decisive significance of the execution of the firmware, therefore the storage, reading and recording records are significant. further use of the logical condition number code. The use of a device for checking the correctness of the record and using the {w code (the optical condition of the modular control will result in more growth, bit chains and will require convolution schemes, and it will not allow a significant increase in detection). abilities. Increasing the detecting ability by increasing the modulus of the contact {xm1 will lead to another 5: hardware costs (an increase in the size of all words in the memory -). these microinstructions), while finding out that the power of the system increases insignificantly. Thus, to control modulo three, two check bits in a word are necessary, and the probability of missing an error remains high — 0.33. The monitoring of the correctness of the polling of the values of the logical conditions of MoxtHo in a microprogrammed device by a known method: duplication of the equipment for the selection of the values of the logical conditions. However, duplication in combination with the modular control requires significant hardware costs. The closest to that proposed by the technical entity is: a program control device with transition control, containing a block, microprogram memory, address register, microinstructions register, comparison block, transfer jitter and shift register. In this device, in order to control the sequence of micro-commands, special control micro-commands are entered into the microprogram, containing control information for the corresponding sections of the original micro-program. The control code of a part of the algorithm is formed on the basis of the structure of a specific part, taking into account the order, following microcommands of conditional and unconditional transition, the values of the polled at the area of logical conditions and is a sequence of zeros and ones, where 1 corresponds to a single value of the logical condition a On the zero value of the logical condition and unconditional transition. During the execution of the firmware on the shift register, control information is generated about the real-i full area, which at the end of the section is compared with the control code read from the memory. The use of information about the structure of executed firmware sections as control codes increases the detecting ability of this device as compared to those discussed above and makes it possible to detect practically all errors associated with false transitions inside one controlled area, as well as false transitions to new firmware sections. . The exceptions are false transitions to adjacent sites at branch points. Achieving a high detecting ability was obtained at a relatively low cost of additional equipment. F 2J 7 However, this device does not control the correctness of writing, storing and reading the code of the logical condition number and the operation of the transition control unit. Increase the detecting ability of the device could have been discussed above known methods, t. e. for recording control. and reading the code of the logical condition number to use the modular control, and duplicating to control the transition control block. This solution is inefficient, since modular control requires bit circuits of the main memory and the use of welding circuits, which, together with duplication of the transition control unit, will require considerable costs; equipment that will grow with the increase of the control module. The application for the purpose of reducing the equipment of a small control module (two or three) gives insufficient detectability. The purpose of the invention is to increase the monitoring efficiency by increasing the detecting ability of the device at lower hardware costs. The goal is achieved by the fact that a firmware control device with transition control containing a microcommand memory block, an address register, a microcommand register, a microcode decoder, a logical condition decoder, the first switch and the first comparison unit shifting the register and the element NOT, the output of the first switch connected to the information input of the shift register and the first input of the address register, cg. The one of which is connected to the input of the microinstructions memory block, the output of the microinstructions memory block is connected to the register of microcommands input, the first, second, third and fourth outputs of which are connected respectively to the second input of the address register, to the input of the logic conditions decoder, to the first the input of the first comparison block, the output of the micro-command decoder of the connections to the input of the element NOT and the control input of the first comparison block, the output of which is connected to the shift input by passing the gauge register, the output of the decoder The logic conditions are connected to the first information input of the first switch, the output of which is connected to the setup input of the shift register, the output of the HE element is connected to the control input of the first switch, the second information input of which is connected to the input of the logic conditions of the device, the second comparison unit is entered, the adder module two, the second switch, the first and second blocks of the AND elements, the block of the OR elements and the OR element, and the fifth output of the micro-command register and the output of the micro-command decoder are connected respectively This is connected with the first and second inputs of the first block of AND elements, the output of which is connected to the first input of the block of OR elements, the output of which is connected to the information input of the modulo two adder, the control input of which is connected to the output of the decoder. The micro-commands, the outputs of the logical conditions decoder and the element are NOT connected respectively to the first and second inputs of the second block of elements AND, the output of which is connected. . The first input of the second switch and the second input of the OR block, the input of the logical conditions of the device, are connected to the second input of the second switch, the output of which is connected to the first input of the second comparator unit, the first bit of the shift register is connected to the second input of the second comparator unit, the outputs of the adder modulo two of the first and second comparison units are connected respectively to the first, second, and third inputs of the OR element, the output of which is the output of the device. The drawing shows a diagram of a firmware control device with transition control. The unit includes a block. 1 memory of microinstructions, register 2 addresses, register 3 microinstructions, decoder 4 logical conditions and decoder 5 microcommands shift register 6, switches 7 and 8, blocks 9 and 10 elements And, block 11 and 12 of comparison, adder 13 modulo two, element NOT 14, block of elements OR 15, element OR 16. A single value of the output of the decoder of 5 micro-instructions corresponds to the execution of the control micro-iceland. If the real-time micro-command is not a control one, the zero value of the output of the de-encoder 5 blocks the transmission of the error signal from the adder 13 to the OR element 16 and the transfer of codes from the micro-command register 3 to the comparison unit 12 and the adder 13. To increase the effect of the firmware control, they introduced 9,876 control microcommands, which allow to control the execution of the microprogram sections. The control microcommands are located at the end of the corresponding sections and consist of two groups of control bits. The first group of test bits corresponds to the control code for the microprogram section described in the prototype. The second group of test bits contains information about the numbers of logical conditions polled at the site. In this case, the size of the second group corresponds to the number of different logical conditions in the microprogram and the presence of a unit in any position indicates the number of the logical condition polled at this site. The total number of bits of the control word corresponds to the sum of the number of microinstructions of the controlled part and the number of different logical conditions in the microprogram. The shift register 6 and the adder 13 are designed to generate and store control information about the implemented sections of the microprogram 1 and 1; At the same time, to the displacing of the control microcommand at the end of the section, the contents of register 6 correspond to the real sequence of microcommands of the unconditional and conditional (interrogation of logical conditions) of the transition. The contents of the adder 13 skitsvetetsya numbers actually polled at the site of logical conditions. For example, after the error-free execution of a sequence of micro-commands Xg V x, X; jV, x, (micro-commands of an unconditional branch, x X. J - microcommands of conditional transition by zero and one values of logical conditions x) of the microprogram, which processes 9 different logical conditions, the contents of the shift register 6) and the adder 13, respectively, are equal to 10TOOOO and 011OOOOOO. The device works as follows. If a conditional branch microinstruction is read when the microprogram is executed, then after decrypting the number of the logical condition being searched by the decoder 4, the output state of this decoder (unitary code with the unit in the position of the polled condition) is transmitted from the output of block 9 elements AND through block 15 of elements OR to adder 13 and added modulo Two with its contents. At the same time, the value of the simplified logical memory from the output of the switch 7 is fed to the address register 2 to modify the address of the next microcommand. At the same time, this value (1 or O) is fed to the information input of the shift register 6 and is written to the first bit with a shift. After recording, the value of the first bit of the shift register is fed to the first input of the comparison unit 11. The second input of the comparison unit 11 through the switch 8 receives the value of the polled logical condition in accordance with the output of the decoder 4. The second input of the switch 8 through the block 9 elements And is supplied with information from the output of the decoder logical conditions. Such a construction allows one to verify the correctness of the reading, transmission, and writing to the shift register of the value of the polled logical condition. When the first bit of the shift register 6 is written to a value that does not correspond to the state of the polled bit of the register of logical conditions, the output of comparison unit 11 generates an error signal on the OR 16 element, the unit output of which blocks the operation of the device. If an unconditional microinstruction, a transition, is read, shift register 6 is used to transmit information with a zero record for the first bit. In this case, the adder 13 no information is not received. When executing the control microcommand (at the output / e of the decoder 5 - units "a), the first group of test bits is fed to the first. the input of the comparison unit 12, and the second group is transmitted through the block 10 of the elements AND to the input of the adder 13 and is added modulo fl & a with its contents. If doing. If there were no errors in the transition to other fragments of the microprogram, or false transitions within the section, then a (zero) no error signal appears at the output of the comparison block 12, which sets register 6 B, otherwise the error signal is fed to the input of the OR element 16. Waves during the execution of the section there were no errors of recording, storing, combining, and deciphering the number codes polled at the logical conditions section, then the contents of the adder 13 will be zero, which indicates that the numbers of the actual polling conditions coincide with the reference KOH control code on the regist 3 of micro-commands. If, as a result of an error, a logical condition was polled which was not on the segment, then two units are fixed on the adder 13, one of which corresponds to the number of the mistakenly missed number, and the other - the logical condition that was mistakenly polled. In this case, from the output of the adder 13, an error signal is applied to the element OR 16. The information accumulating adder is read only during the execution of the control microcommand according to the signal from the decoder of the control microcommand. In the absence of the above errors, the next microcommand will be counted and executed. Thus, the proposed device allows not only to effectively detect false transition errors, but also to detect all errors associated with incorrect writing, reading, reading and decoding of logical condition number codes at lower cost, as well as promptly identify incorrect polling and writing to shift register 6 values of logical conditions. The advantage of the proposed device is that it can be effectively used. It is called not only for controlling the correctness of the microprogram execution during the operation of the device, but also for checking the correctness of recording in the memory of micro instructions, t. . e. for debugging firmware. Ease of debugging is achieved by introducing additional blocks that simplify the localization of the error location. So if there is an error in replacing the logical condition number, the operator leading the debugging can not only suggest the cause of the error (writing to the memory is incorrect, reading from the memory, decoding the number of the logical condition), but also comparing the contents of the adder 13 with the micro-command register 3 can accurately determine logical condition, the number of which was perceived wrong. Establishing the fact of incorrect reading of the value of a logical condition allows (eterative detection of an error in reading and sending to the output the value of a logical condition, the number of which is easily determined by the code value of the logical number on register 3 microcommands. Thus, the invention makes it possible to achieve a higher detectable ability with lower hardware 3a and thereby increase the control efficiency. 99 The application of the proposed device with the firmware and programmed control of real objects can have a significant effect, for which a high probability of a rule-based execution of control programs and the availability of operational and flexible means of their debugging are required. Invention Microprogrammed control device with transition control containing microinstructions memory block, address register, microprojects register, microcode decoder, logical conditions decoder, first switch, first comparison block, shift register and element NOT, and the output of the first switch is connected to the shift information input the register and the first input of the register of the address, the output of which is connected to the input of the microcommand memory block, the output of the microcommand memory block is connected to the input of the microcommand register, The first, second, third and fourth outputs of which are connected respectively to the second input of the address register, to the input of the logical conditions decoder, to the input of the microcommand decoder, to the first input of the first comparison unit, the output of the microcoder decoder and to the control input of the first the comparison unit, the output of which is connected to the shift register shift input, the output of the logical conditions decoder is connected to the first information input of the first switch, the output of which is connected to the setup input house shift register, the output element is NOT connect. not connected with the control input of the first switch, the second information input of which is connected to the input of the logical conditions of the device, characterized in that, in order to increase the control efficiency, the second comparison unit, modulo two, the second switch, and the second switch are entered into the device , a block of OR elements and an OR element, and the fifth output of the register of microinstructions and the output of the decoder of microcommands are connected respectively to the first second inputs of the first block of elements AND, the output of which is connected to the first input ohm of an OR block whose output is connected to the information input of a modulo two adder, the control input of which is connected to the output of the micro-instructions decoder, the outputs of the logical conditions decoder and the element are NOT connected to the first and second inputs of the second block of I elements, whose output is connected to the first the input of the second switch and the second input of the OR block; the input of the logical conditions of the device is connected to the second input of the second switch, the output of which is connected to the first input of the second block cf vneny, an output of first discharge shift register coupled to a second input of the second comparator unit, the outputs of the adder modulo two first and second comparing units connected respectively to the first, second and third inputs of OR gate whose output is you swing device. Sources of information taken into account during the examination 1. US patent No. 3789204, cl. G 06 K 11 / OO, publ. 1974. 2 USSR author's certificate N9 711573, kp. GO6 F 9/14, 1980 (prototype).