Claims (2)
, Изобретение относитс к вычислительной технике и может быть применено дл обиаружени ошибок в работе .диокретных). блоков вычислительных машин. Известно устройство контрол правильности дл двоично-п теричного кода , содержащее группу двухвходовых элементов И/ группу злементрв ИЛИ и элемент И-ИБ. Выходы первого и второго элементов ИЛИ подключены к входам третьего элемента ИЛИ и к входа м одного элемента И группы. Входы остальных элементов И группы, первого, второго и четвертого элементов ИЛИ подключены к соответствук цим входам устройства . Выходы элементов И группы соединены с входами п того элемента ИЛИ, его выход подключен к одному из входов шестого элемента ИЛИ, другой вход которого соединен с выходом эле ;мента И-НЕ. Входы элемента И-НЕ подключены к выходам третьего и четвертого элементов ИЛИ 1. Недостатком устройства вл етс низка эффективность контрол . Указанный недостаток обуславливаетс сл Iдующим. Во внутренних узлах структуры уст ройства возможны неисправности, KQTO рые не про вл ютс при его нормгшьной работе. Так, из 24 возможных одиночных неисправностей, 10 неисправностей не про вл етс при работе устройства . Поэтому дл обеспечени заданной степени достоверности контрол необходимо периодически проводшть профилактические тестовые проверки устройства. Дл организации тестовых проверок требуютс аппаратурные и временные затраты, которые снижают эффективность контрол . Наиболее близким к изобретению техническим решением вл етс устройство дл контрол кода 2 из п , содержащее первый и второй пороговые блоки, элемент НЕ и элемент ИЛИ. Каждый пороговой блок содержит группу элементов И, группу элементов ИЛИ и элемент ИЛИ. Группа выходов первого порогового блока соединена с входами второ.го порогового блока, выход которого подключен.к первому входу элемента ИЛИ, второй вход элемента ИЛИ через элемент НЕ соединен с выходом первого порогового блока, а выход вл етс выходом устройства 2. Недостатком устройства вл етс низка эффективность контрол . Причиной этого недостатка также служат неисправности во внутренних узлах стру туры устройства, которые не про вл ютс при его работе. Дл их обнаруже ни требуютс дополнительные тестовые проверки, затраты на организацию которых обуславливают низкую эффективность контрол . Цель изобретени - повышение эффективности контрол . Поставленна цель достигаетс тем что в устройство дл контрол двоичн п теричного кода, содержащее схему сравнени , выхйд которой вл етс выходом устройства, введен шифратор и первый .и второй преобразователи кода три из шести в код один из двух, причем группа, информационных входов уст ройства соединена с группой входов шифратора, первый и второй выходы которого соединены соответственно с первым и вторым входами первого преобразовател кода три из шести в код один из двух, первый и второй выходы которого соединены соответственно с первым входом схемы сравнени и с третьим входом второго преобразовател кода три из шести в код один из двух, третий и четвертый выходы шифратора соединены соответственно с первым и вторым входами второго преобразовател кода три из шести в код один из двух, первый и второй выходы которого соединены соответственно с вторым входом схемы сравнени и с третьим входом первого преобразовател кода три из шести в код один из двух, первый и второй информационнее входы устройства соединены соответственно с четвертыми входами первого и второго преобразовател кодов три из шести в код один из двух. При этом шифратор содержит первый второй, третий и четвертый элементы ИЛИ, причем первый вход информационной группы входов шифратора соединен с первыми входами первого и второго элементов ИЛИ, второй вход информационной группы входов шифратора соединен с вторым входом второго элемента ИЛИ и первым входом третьего элемента ИЛИ, третий вход информационной группы входов шифратора соединен с третьим входом второго и третьего элементов ИЛИ/ четвертый вход информационной группы входов шифратора соединен с вторыми входами третьего и четвертого элементов ИЛИ, п тый вход информационной группы входов шифратора соединен с вторым входом первого элемента ИЛИ и с третьим входом четвертого элемента ИЛИ, выходы первого, второго и третьего-и четвертого элементов ИЛИ вл ютс соответст венно первым, вторым, третьим и четвертым выходами шифратора. Кроме того, преобразователь кода три из шести в код один из двух содержит первый, второй, третий и чет-( вертый элементы ИЛИ, первый, второй, третий и четвертый элементы И, причем первый и второй входы преобразовател кода один из двух соединены соответственно с первыми входами первого и второго элементов И и ИЛИ, выход первого элемента И соединен с первыми входами второго элемента ИЛИ и второго эпеменга ТЛ, выход которого соединен с первым входом третьего элемента ИЛИ, выход первого.элемента ИЛИ соединен с первым входом третьего элемента И и первым входом четвертого элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, третий вход преобразовател кода три из шести в код один из двух соединен с вторым входом четвертого элемента И, выход которого сое-, динен с. вторым входом третьего элекента ИЛИ, четвертый вход преобразовател кода три из шести в код один из двух соединен с вторыми входами второго элемента И, четвертого элемента ИЛИ и третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ/ выходы третьего и второго элементов ИЛИ вл ютс соответственно первым и вторым выходами преобразовател koffat три из шести в код один из двух. На чертеже представлена конструкци устройства. Устройство содержит первую информационную группу 1 входов, котора включает в себ п ть входов 2-6, и группу входов, состо щую из двух первого 7.1 и второго 7.2 информационных входов устройства, шифратор 8, состо щий из элементов ИЛИ 9-12. Устройство также содержит первый преобразователь 13 кода один из двух, который включает в себ первые элементы И 14 и ИЛИ 15, второй и третий элементы И 16 и 17, четвертый и второй элементы ИЛИ 18 и 19, четвертый элемент И 20 и четвертый элемент ИЛИ 21, первый, второй, четвертый и третий входы 22-25 соответственно, второй и первый выходы 26 и 27 соответственно. Устройство также содержит второй преобразователь кода три из шести в код один из двух, состав элементов которого идентичен ссэставу элементов первого преобразовател 13, входы и выходы обозначены 29-34 соответственно, и схему 35 сравнени . Устройство имеет следующие св зи. Входы элементов ИЛИ 9-12 шифратора 8 подключены к входам 4, 5; 3,4,6; 2,3 и 2,5,6 соответственно, а их выходы - к первому vti второму входам 22 и 23 первого преобразова-. тел 13, к первому и второму входам 29 и 30 второго преобразовател 28 соответственно. Первый информационный вход 7.1 подключен к четвертому входу 24 преобразовател 13, а вход 7.2 - к третьему входу 31 второго преобразовател 28. Вторые входы 26 и 33 первого и второго преобразовате лей 13 и 28 подключены к третьим вхо дам 32 -и 25 второго и первого преобразователей 2.8 и 13. Выход схемы 35 сравнени вл етс контрольным выходом устройства. Входы схемы сравнени соединены с первыми выходами 27 и 34 преобразователей 13 и 28. Элементы первого преобразовател 13 имеют св зи входы первых элементов И 14,ИЛИ 15 подключены к входам 22 и 23 преобразовател . Выход перво го элемента И 14 соединен с первыми входами вторых элементов И и ИЛИ 16 и 19 соответственно. Выход первого элемента ИЛИ 15 соединен с первым вх дом третьего элемента И 17 и первым входом четвертого элемента ИЛИ 18. Вторые входы второго элемента И 16, третьего элемента И 17 и четвертого элемента ИЛИ 18 подключены к четвертому входу 24 преобразовател 13. Вы ход второго элемента И 16 подключен к одному из входов третьего элемента ИЛИ 21, соединенного с вторым выходом 27 преобразовател 13. Выход вто рого элемента ИЛИ 19 соединен с выходом преобразовател 13. Выход третьего элемента И 17 подключен к другому входу второго, элемента ИЛИ 19. Выход четвертого элемента ИЛИ 18 соединен с одним из входов четвертого элемента И 20. Другой вхо четвёртого элемента И 20 подключен к третьему входу 25 преобразовател 13. Выход четвертого элемента И 20 соединен с вторым входом третьего элемента ИЛИ 21. Св зи элементов второго преобразо вател 28 идентичны св з м элементов первого преобразовател 13. Группа 1 информационных входов предназначена дл подачи сигналов в унитарном коде 1 из 5 в устройство. Первый и второй информационные входы 7.1 и 7.2 служат дл подачи кода 1 из 2. Шифратор 8 предназначен дл преобразовани унитарного кода 1 из в код 2 из 4, а также преобразовани кодовых комбинаций, не принадлежащих коду 1 из 5, в кодовые комбинации, не принадлежащие коду 2 из 4. Первый и второй преобразователи 13 и 28 предназначены дл преобразовани кода 3 из 6 в код 1 из 2, а также преобразовани кодовых слов, не принадлежащих коду 3 из 6, в кодо вые слова, не принадлежащие коду 1 из 2, т.е. 00 или 11. Схема 35 сравн-ани предназначена дл формировани контрольного сигнала. Устройство работает следующим образом . При поступлении на входы устройства сигналов, соответствующих кодовому слову двоично-п теричного кода, на выходах шифратора 8 формируютс сигналы , соответствующие кодовому слову кода 2 из 4. На входы первого и второго преобразователей 13 и 28 поступают сигналы, описываемые кодовой комбинацией кода 3 из 6, на выходах 27 и 34 первого 13 и второго 28 преобразователей соответственно формируютс 01 или 10. Контрольный сигнал на выходе схемы 35 сравнени v имеет нулевое значение. Если на .входы устройства поступают сигналы, кото .рые не соответствуют кодовой комбинации двоично-п теричного кода, то на входы преобразователей 13 и 28 поступают сигналы, которые описываютс кодовыми словами, не принадлежатдими коду 3 из 6. На выходах 27 и 34 преобразователей 13 и 28 формируютс сигналы , соответствующие кодовым комбинаци м 00 или 11. В этом случае схеjMa 35 сравнени формирует сигнал контрол об ошибке. I. Преимущество предлагаемого устройства заключаетс в том, что оно вл етс самопровер емым. Люба одиночна неисправность вида Константный О или Константна 1 во внутренних узлах структуры устройства про вл етс при его работе. В реэультатё этого обеспечиваетс высока эффективность контрол , так как отпадает необходимость в дополнительных затратах на профилактические тестовые проверки устройства. Формула изобретени 1.Устройство дп контрол двоичноп теричного кода, содержащее схему сравнени , выход которой вл етс выходом устройства, отличающеес тем, что, с целью повышени эффективности контрол / в него введен шифратор и первый и второй преобразователи кода три из шести .в код один из двух, причем группа информационных входов устройства соеди .нена с группой входов шифратора, первый и второй выходы которого соединены соответственно с первым и вторым входами первого преобразовател кода три из шести в код один из двух, первый и второй выходы которого соединены соответственно с первым входом схемы сравнени и с третьим входом второго преобразователи кода.три из шести в код один из двух,третий и четвертый выходы шифратора соединены соответстг венно с первым и вторым входами второго преобразовател кода три из шести в код один из двух,первый и второй выходы которого соединены соответственно с вторым входом схемы сравнени и с третьим входом первого преобразовател кода три из шести в код один из двух первый и второй информационные входы устройства соединены соответственно с четвертыми входами, первого и второго преобразовател кодов три из шести в код один из двух. 2.Устройство по П1 1г о т л и Чающеес тем, что шифратор содержит первый, второй, третий и четвертый элементы ИЛИ, причем первый вход информационной группы входов шиф ратора соединен с первыми входами пер вого и второго элементов ИЛИ, второй вход информационной группы входов шиф ратора соединен с вторым входом вто- рого элемента ИЛИ и первым входом третьего элемента ИЛИ, третий вход информационной группы входов шифратора соединен с третьим- входом второго и третьего элементов ИЛИ, четвертый вход информационной Группы входов шифратора соединен с вторыми входами третьего и четвертого элементов ИЛИ, п тый вход информационной груп- пы входов шифратора соединен с вторым входом первого элемента ИЛИ и с третьим входом четвертого элемента ИЛИ, выходы первого, второго, третьего и четвертого элементов ИЛИ вл ютс соответственно первым, вторым, третьим и четвертым выходами шифратора . 3.Устройство по п. .1, о т л и чающеес тем, что преобразователь кода три из шести в код один из двух содержит первый, второй, трек тий и четвертый элементы ИЛИ, первый второй, третий и четвертый элементы И, причем первый и второй входы преобразовател кода один из двух соединены соответственно с первыми и вторыми входами первого и второго элементов И и ИЛИ, выход первого элемента И соединен с первыми : ходами втоporo элемента ИЛИ, и второго элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом третьего - элемента И и первым входом четвертого элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, третий вход преобразовател кода три из шести в код один из двух соединен с вторым входом четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, четвертый вход преобразовател кода три из шести в код один из двух соединен с вторыми входами второго элемента И, четвертого элемента ИЛИ и третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выходы третьего и второго элементов ИЛИ вл ютс соответственно первым и вторым выходами преобразовател кода три из шести в код один из двух. Источники информации, прин тые во внимание при экспертизе 1.Селлерс Ф. Методы обнаружени ошибок в работе ЭЦВМ. М., Мир, 1972/ с. 165, фиг. 9, 10. , The invention relates to computing and can be applied to obamai errors in the work (DI). blocks of computers. A device for checking the correctness for a binary-binary code is known, which contains a group of two-input AND elements / a group of OR elements and an IB element. The outputs of the first and second elements OR are connected to the inputs of the third element OR to the input of one element AND group. The inputs of the remaining elements AND of the group, the first, second and fourth elements OR are connected to the corresponding inputs of the device. The outputs of the AND elements of the group are connected to the inputs of the fifth element OR, its output is connected to one of the inputs of the sixth element OR, the other input of which is connected to the output of the AND-NOT element. The inputs of the NAND element are connected to the outputs of the third and fourth elements OR 1. The disadvantage of the device is the low control efficiency. This disadvantage is caused by the following. In the internal nodes of the device structure, malfunctions are possible, KQTO rye are not manifested during its normal operation. Thus, out of 24 possible single faults, 10 faults do not manifest themselves during the operation of the device. Therefore, to ensure a given degree of reliability of control, it is necessary to periodically conduct preventive test checks of the device. To organize test checks, hardware and time costs are required, which reduce the effectiveness of the control. The closest technical solution to the invention is a device for monitoring code 2 of n, containing the first and second threshold blocks, the element NOT and the element OR. Each threshold block contains a group of AND elements, a group of OR elements and an OR element. The group of outputs of the first threshold block is connected to the inputs of the second threshold block, the output of which is connected to the first input of the OR element, the second input of the OR element is NOT connected to the output of the first threshold block, and the output is the output of device 2. The disadvantage of the device is low control efficiency. This deficiency is also caused by malfunctions in the internal nodes of the device structure, which are not manifested during its operation. For their discovery, additional test checks are required, the costs of organizing which cause a low control efficiency. The purpose of the invention is to increase the efficiency of control. The goal is achieved by the fact that the encoder and the first. And the second code converters are three out of six in one of two, and the group of information inputs of the device connected to the group of inputs of the encoder, the first and second outputs of which are connected respectively to the first and second inputs of the first code converter, three out of six to the code one of two, the first and second outputs of which are connected respectively to n With the third input of the comparison circuit and with the third input of the second code converter, three of six into the code one of two, the third and fourth outputs of the encoder are connected respectively with the first and second inputs of the second code converter three of six into the code one of two, the first and second outputs of which are connected respectively, with the second input of the comparison circuit and with the third input of the first code converter, three out of six into the code one of two, the first and second information inputs of the device are connected respectively to the fourth inputs of the first and second n eobrazovatel code three out of six in the code of one of the two. The encoder contains the first second, third and fourth elements OR, the first input of the information group of inputs of the encoder is connected to the first inputs of the first and second elements OR, the second input of the information group of inputs of the encoder is connected to the second input of the second element OR and the first input of the third element OR, the third input of the information group of inputs of the encoder is connected to the third input of the second and third elements OR / the fourth input of the information group of inputs of the encoder is connected to the second inputs of the third and fourth of the third OR element, the fifth input of the information group of the encoder inputs is connected to the second input of the first OR element and the third input of the fourth OR element, the outputs of the first, second and third and fourth OR elements are respectively the first, second, third and fourth encoder outputs . In addition, a three out of six to six code converter contains one of the first, second, third and fourth elements (the OR element, the first, second, third and fourth AND elements, and the first and second inputs of the code converter are one of the two connected to the first inputs of the first and second elements are AND and OR, the output of the first element AND is connected to the first inputs of the second element OR and the second epemng TL, the output of which is connected to the first input of the third element OR, the output of the first element OR is connected to the first input of the third element And the first input of the fourth element OR, the output of which is connected to the first input of the fourth element AND, the third input of the code converter three out of six into the code, one of the two is connected to the second input of the fourth element I, whose output is connected to the second input of the third element OR, the fourth input of the code converter is three out of six into the code one of the two is connected to the second inputs of the second element AND, the fourth element OR, and the third element AND, the output of which is connected to the second input of the second OR element / outputs of the third and second element in OR, the first and second outputs of the koffat converter are three of the six to code one of the two. The drawing shows the structure of the device. The device contains the first information group 1 of inputs, which includes five inputs 2-6, and a group of inputs consisting of two first 7.1 and second 7.2 information inputs of the device, an encoder 8 consisting of the elements OR 9-12. The device also comprises the first code converter 13, one of two, which includes the first elements AND 14 and OR 15, the second and third elements AND 16 and 17, the fourth and second elements OR 18 and 19, the fourth element AND 20 and the fourth element OR 21 The first, second, fourth and third inputs are 22-25, respectively; the second and first outputs are 26 and 27, respectively. The device also contains a second code converter, three out of six into a code, one of two, the elements of which are identical to those of the first converter 13, the inputs and outputs are marked 29-34, respectively, and the comparison circuit 35. The device has the following connections. The inputs of the elements OR 9-12 encoder 8 are connected to the inputs 4, 5; 3,4,6; 2.3 and 2.5.6 respectively, and their outputs to the first vti second inputs 22 and 23 of the first transform. bodies 13, to the first and second inputs 29 and 30 of the second Converter 28, respectively. The first information input 7.1 is connected to the fourth input 24 of the converter 13, and input 7.2 to the third input 31 of the second converter 28. The second inputs 26 and 33 of the first and second converters 13 and 28 are connected to the third inputs 32 and 25 of the second and first converters 2.8 and 13. The output of the comparison circuit 35 is the control output of the device. The inputs of the comparison circuit are connected to the first outputs 27 and 34 of the converters 13 and 28. The elements of the first converter 13 are connected to the inputs of the first elements AND 14, OR 15 are connected to the inputs 22 and 23 of the converter. The output of the first element AND 14 is connected to the first inputs of the second elements AND and OR 16 and 19, respectively. The output of the first element OR 15 is connected to the first input of the third element AND 17 and the first input of the fourth element OR 18. The second inputs of the second element AND 16, the third element AND 17 and the fourth element OR 18 are connected to the fourth input 24 of the converter 13. You move the second element And 16 is connected to one of the inputs of the third element OR 21 connected to the second output 27 of the converter 13. The output of the second element OR 19 is connected to the output of the converter 13. The output of the third element And 17 is connected to another input of the second, element OR 19. Output four This element OR 18 is connected to one of the inputs of the fourth element AND 20. The other input of the fourth element AND 20 is connected to the third input 25 of the converter 13. The output of the fourth element AND 20 is connected to the second input of the third element OR 21. The links of the elements of the second converter 28 are identical The elements of the first converter 13 are connected with each other. The group 1 of the information inputs is intended for supplying signals in unitary code 1 out of 5 to the device. The first and second information inputs 7.1 and 7.2 serve for the submission of code 1 of 2. Encoder 8 is designed to convert unitary code 1 from to code 2 of 4, as well as to convert code combinations that do not belong to code 1 of 5 to code combinations that do not belong Code 2 of 4. The first and second converters 13 and 28 are designed to convert code 3 of 6 into code 1 of 2, as well as convert code words that do not belong to code 3 of 6 into code words that do not belong to code 1 of 2, those. 00 or 11. The comparison circuit 35 is used to generate a pilot signal. The device works as follows. When a signal arrives at the device inputs corresponding to a binary code word code, the signals from the code word 2 of 4 are generated at the outputs of the encoder 8. The signals described by the code combination 3 of 6 are received at the inputs of the first and second converters 13 and 28 , at the outputs 27 and 34 of the first 13 and second 28 transducers, respectively, 01 or 10 are formed. The control signal at the output of the comparison circuit 35 v is zero. If the device inputs receive signals that do not correspond to the binary-code combination, then the inputs of the converters 13 and 28 receive signals that are described by code words that do not belong to code 3 of 6. At outputs 27 and 34 of the converters 13 and 28, signals corresponding to code combinations 00 or 11 are formed. In this case, the comparison circuit 35 produces the error control signal. I. The advantage of the proposed device is that it is self-verifiable. Any single fault of the type O constant or constant 1 in the internal nodes of the structure of the device manifests itself during its operation. As a result, the control efficiency is high, since there is no need for additional costs for preventive test checks of the device. Claim 1. Device dp control binary binary code containing a comparison circuit whose output is the output of the device, characterized in that, in order to improve the efficiency of control / it entered the encoder and the first and second code converters three of the six. In code one of the two, the group of information inputs of the device are connected to the group of inputs of the encoder, the first and second outputs of which are connected respectively to the first and second inputs of the first code converter three out of six to code one of two, the first and the second outputs of which are connected respectively to the first input of the comparison circuit and to the third input of the second code converter. Three of six to code one of two, the third and fourth outputs of the encoder are connected respectively to the first and second inputs of the second code converter three of six to code one of the two, the first and second outputs of which are connected respectively to the second input of the comparison circuit and to the third input of the first code converter three out of six into the code one of the two first and second information inputs of the device are connected respectively, with the fourth inputs, the first and second code converter three out of six into the code one of the two. 2. The device according to P1 1g tl and It is so that the encoder contains the first, second, third and fourth elements OR, the first input of the information group of inputs of the encoder is connected to the first inputs of the first and second elements OR, the second input of the information group of inputs the encoder is connected to the second input of the second OR element and the first input of the third OR element, the third input of the information group of the encoder inputs is connected to the third input of the second and third OR elements, the fourth input of the information group of the encoder inputs It is connected to the second inputs of the third and fourth OR elements, the fifth input of the information group of inputs of the encoder is connected to the second input of the first OR element and to the third input of the fourth OR element, the outputs of the first, second, third and fourth OR elements are respectively the first, second , the third and fourth outputs of the encoder. 3. The device according to clause .1, tl l and the fact that the code converter is three of six to code, one of the two contains the first, second, track and fourth elements OR, the first second, third and fourth elements AND, the first and the second inputs of the code converter one of the two are connected respectively to the first and second inputs of the first and second AND and OR elements, the output of the first AND element is connected to the first: second OR moves of the OR element, and the second AND element, whose output is connected to the first input of the third OR element , the output of the first element OR connect with the first input of the fourth element OR, the output of which is connected to the first input of the fourth element AND, the third input of the code converter three out of six into the code, one of the two connected to the second input of the fourth element AND, the output of which is connected to the second the input of the third element OR, the fourth input of the code converter three out of six into the code, one of the two is connected to the second inputs of the second element AND, the fourth element OR and the third element AND, the output of which is connected to the second input of the second element OR, the outputs of the third and second elements OR are, respectively, the first and second outputs of the code converter, three out of six to one out of two code. Sources of information taken into account in the examination 1. Sellers F. Methods for detecting errors in the operation of the digital computer. M., Mir, 1972 / s. 165, FIG. 9, 10.
2.Авторское свидетельство СССР № 622085, кл. G 06 F 11/12, 1978 (прототип).2. USSR author's certificate number 622085, cl. G 06 F 11/12, 1978 (prototype).