(5А) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТА-КОД(5A) FREQUENCY CONVERTER CODE
Изобретение относитс к цифровой электроизмерительной технике и может быть использовано при измерении частоты следовани импульсов с представлением результпта в цифровой форме. Известен преобразователь частотакод , содержащий реверсивный счетчик, генератор опорной частоты, преобразователь код-частота и блок разделени импульсов 13-. Недостатком этого устройства вл етс низкое быстродействие. Наиболее близким техническим решением к данному изобретению вл етс преобразователь частота-код, содержащий устройство разделени импульсов, генератор опорной частоты, преобразователь код-часУота и реверсивный счетчик, входы которого подключены к соответствующим выходам устройства разделени импульсов, а выход к первому входу преобразовател код-частота , второй вход которого подключен к генератору опорной частоты/ а выход - к первому входу устройства разделени импульсов, на второй вход которого поступают импульсы преобразуемой частоты С 2. Недостатком известного устройства вл етс высока инерционность при отработке входного -сигнала. Такое устройство с точки зрени динамических свойств вл етс апериодическим звеном первого пор дка, посто нна времени которого определ етс следующим выражением Т-21 . ; где п - число разр дов реверсивного счетчика и преобразовател код-частота; t(j - значение опорной частоты, обычно выбираемое равным наксималъ нону значению преобразуемой частоты. Цель изобретени - повышение быстродействи . Поставленна цель достигаетс тем что в преобразователь частота-код, содержащий генератор опорной частоты выход которого соединен с входом пре образовател код-частота, информацио ные входы которого подключены к выхо дам разр дов реверсивного счетчика, блок разделени импульсов, первый вы ход которого соединен с вычитающим входом реверсивного счетчика, введены триггер, делитель частоты и элемент И, причем первый выход блока ра делени импульсов подключен к входу установки нул триггера, вход установки единицы которого соединен с вторым выходом блока разделени импульсов , первым входом элемента И и ёходами установки нул делител частоты и преобразовател код-частот выход преобразовател код-частота подключен к входу делител частоты, выход которого соединен с одним из входов блока разделени импульсов, пр мой выход триггера подключен к второму входу элемента И, выход которого соединен с суммирующим входом реверсивного счетчика. На чертеже представлена функциональна схема преобразовател ; .,,. ,.... . ..,,H«-v.«.«.«.. Преобразователь содержит реверсив ный счетчик 1, выход которого вл ет с цифровым выходом преобразовател , блок 2 разделени импульсов, один из входов которого вл етс входом преобразовател , генератор 3 опорной частоты, преобразователь А код-часто та, триггер 5, элемент И 6, делитель 7 частоты. Устройство работает следующим образом . На выходе преобразовател 4 кодчастота формируетс частота fn, сред нее значение которой пропорционально текущему значению числа М в реверсив ном счетчике 1: где fo - выходна частота генератора 3 опорной частоты; п - число разр дов реверсивног счетчика 1. Дл повышени равномерности расстановки импульсов частоты вы ходе преобразовател 4 код-частота устанавливают неуправл емый делитель 7, частота на выходе которого равна Ач К АЧ 1 где коэффициент делени частоты. Причем значение частоты f выбираетс в соответствии со следующим выражением о Ач fxnrjcix максимальное значение преобразуемой частоты. Импульсы частоты же, как и импульсы преобразуемой частоты f , поступают на соответствующие входы блока 2 разделени импульсов, который, исключа возможность прихода импульсов этих частот с интервалом меньшим, чем разрешающее врем переключающих узлов, обеспечивает устойчивую работу триггера 5 и реверсивного счетчика 1 . Импульс частоты fy через блок 2 разделени импульсов поступает на входы установки нул делител 7 мастоты и преобразовател 4 код-частота, обеспечива прив зку начала периода . ТдцЧастоты дц к началу периода Т)( частоты х -, Так же импульс частоты х устанавлива в единичное состо ние триггер 5, подготавливает прохождение следующего импульса этой частоты через элемент 6 И на суммирующий вход реверсивного счетчика 1. Импульсы частоты дц через блок 2 разделени импульсов поступают на еычитающий вход реверсивного счетчика 1 и устанавливают триггер 5 в нулевое состо ние, запреща прохождение очередного импульса преобразуемой частоты на суммирующий вход реверсивного счетчика 1. Цифровым выходом преобразовател вл етс выход реверсивного счетчика 1, Если Ту ,то коррекци числа в реверсивном счетчике t производитс импульсами входной частоты х . Есл х 4t то коррекци производитс импульсами частоты АЧ« Этот режим работы преобразовател k частотакод эквивалентен режиму работы при нулевом значении входной частоты х Таким образом, во врем коррекции на входы реверсивного счетчика I в завиcи юcти от соотношени между Т и поступают или импульсы с выхода делиThe invention relates to a digital electrical measuring technique and can be used in measuring the pulse frequency with the representation of the result in digital form. A frequency converter is known, comprising a reversible counter, a reference frequency generator, a code-frequency converter and a pulse separation unit 13-. A disadvantage of this device is its low speed. The closest technical solution to this invention is a frequency-code converter containing a pulse separation device, a reference frequency generator, a code-hour-frequency converter, and a reversible counter, the inputs of which are connected to the corresponding outputs of the pulse-separation device, and the output to the first input of a code-frequency converter , the second input of which is connected to the reference frequency generator / and the output is connected to the first input of a pulse separation device, to the second input of which pulses are received The frequency of the C 2. A disadvantage of the known device is the high inertia when testing the input signal. Such a device is, from the point of view of its dynamic properties, an aperiodic element of the first order, the time constant of which is determined by the following expression T-21. ; where n is the number of bits of the reversible counter and code-frequency converter; t (j is the value of the reference frequency, usually chosen equal to the maximum value of the frequency to be converted. The purpose of the invention is to increase speed. The goal is achieved by the fact that in the frequency converter that contains the reference frequency generator whose output is connected to the code-frequency converter input, The inputs of which are connected to the outputs of the bits of the reversible counter, the pulse separation unit, the first output of which is connected to the subtractive input of the reversible counter, are introduced a trigger, a frequency divider and The element And, the first output of the pulse splitter unit is connected to the installation input of the zero trigger, the unit installation input of which is connected to the second output of the pulse separation unit, the first input of the And element, and the installation of the zero frequency divider and the code-frequency converter output of the code-frequency converter connected to the input of the frequency divider, the output of which is connected to one of the inputs of the pulse separation unit, the direct output of the trigger is connected to the second input of the element I, the output of which is connected to the summing input reversibly go counter. The drawing shows the functional diagram of the Converter; . ,,. .... .. ,, H "-v.". "." .. The converter contains a reversible counter 1, the output of which is with the digital output of the converter, a pulse separation unit 2, one of the inputs of which is the input of the converter, generator 3 of the reference frequency , Converter A code-frequency ta, trigger 5, element And 6, the divider 7 frequency. The device works as follows. At the output of converter 4, the code frequency is formed by the frequency fn, the average value of which is proportional to the current value of the number M in the reversible counter 1: where fo is the output frequency of the reference frequency generator 3; n is the number of bits of the reversible counter 1. In order to increase the uniformity of the frequency pulses, during code-frequency converter 4, an uncontrolled divider 7 is set, the frequency at the output of which is equal to A to K ACh 1 where is the frequency division factor. Moreover, the value of the frequency f is selected in accordance with the following expression on Ah, fxnrjcix, the maximum value of the frequency being converted. The frequency pulses, like the convertible frequency f pulses, arrive at the corresponding inputs of the pulse separation unit 2, which, excluding the possibility of the arrival of these frequency pulses with an interval shorter than the enabling time of the switching nodes, ensures stable operation of the trigger 5 and the reversible counter 1. The frequency pulse fy through the pulse separation unit 2 is fed to the inputs of the zero-setting divider 7 mastodes and the code-frequency converter 4, providing a link to the beginning of the period. TdtsFrequencies dz to the beginning of period T) (frequency x -, Also the pulse of frequency x is set to one trigger 5, prepares the passage of the next pulse of this frequency through the element 6 And to the summing input of the reversible counter 1. Pulses frequency dts through the block 2 of pulse separation arrive at the counting input of the reversible counter 1 and set the trigger 5 to the zero state, prohibiting the passage of the next pulse of the frequency being converted to the summing input of the reversing counter 1. The digital output of the converter is the output of the reversible counter 1, If T, then the correction of the number in the reversible counter t is made by the input frequency x pulses. If x 4t, then the correction is made by the AC frequency pulses. This operating mode of the k frequency code converter is equivalent to the operating mode at zero input frequency x. during the correction to the inputs of the reversible counter I depending on the ratio between the T and the or the pulses from the output of the del