Claims (2)
Изобретение относитс к цифровой вычислительной технике и может быть использовано в след щих системах, уст ройствах автоматики и телемеханики, системах поиска и обработки данных, в устройствах приема, передачи данных и управлени , а также дл расширени возможности существующих компараторов определ ющих относительную величину сравниваемых чисел. Известно устройство дл сравнени чисел, содержащее блок предварительного сравнени , имеющий входы первого и второго сравниваемых чисел, и родклоченные к шинам первого и второго операндов соответственно, а также дополнительный элемент ИЛИ-НЕ, выход которого и первый вход подключены к элементу ИЛИ, а первый и второй выходы блока сравнени - к первому и второму входам элемента ИЛИ-НЕ соответст . енно. Выходом устройства вл етс выход элемента ИЛИ. Относительным величинам сравниваемых чисел соответствуют параметры выходного сигнала . Недостатками устройства вл ютс недостаточно высока достоверность распознавани относительных значений сравниваемых чисел при узкой шкале выходных параметров, а также наличие допол- нительных элементов ИЛИ-НЕ и ИЛИ, что увеличивает стоимость и снижает надежность устройства в целом. Наиболее близким по технической сущности к предлагаемому вл етс устройство сравнени чисел, содержащее элементы НЕ, элемент И и последовательно включенные идентичные трехразр дные секции, включающие запрещающие элементы НЕ, элементы И, ИЛИ, НЕ, причем пр мые входы первого, второго и третьего разр дов сравнивающей трехразр дной секции разр дов первого и второго чисел соединены соответственно с первыми входами первого;, второго и третьего элементов И соответствующих разр дов первого и второго чисел соответственно, вторые входы которых соединены с одноименными инверсными входами разр дов второго и первого чисел соответственно, выходы второго и третьего элементов И разр дов первого и второго чисел соединены с вхо дами соответствующих элементов НЕ, в ходы которых соединены с входами эле ментов И меньших разр дов второго и первого чисел соответственно, входы первого и второго элементов ИЛИ соединены с выходами соответствующих элементов И разр дов первого и второго чисел соответствующих элементов ИЛИ предыдущей секции, выходы элемен тов ИЛИ предыдущей секции соединены входами соответствующих запрещающих элементов НЕ, выходы которых соедине ны с третьими входами элементов И ра р дов второго и первого чисел соответственно , к выходам элементов ИЛИ младшей секции, вл ющимс и выходам всего устройства, подключены два эле мента НЕ, выходы которых соединены с входами элемента И,-выход которого служит третьим выходом устройства(2j Недостатком устройства вл етс сложность из-за наличи двух дополни тельных элементов НЕ и элемента И. Кроме того, наличие трех раздельных выходов увеличивает количество межсоединений , паек и снижает надежност устройства, а также сужает его возможности . Целью изобретени вл етс упрощение устройства и сокращение количества выходов. Поставленна цель достигаетс тем что в устройстве, содержащем блок предварительного сравнени , состо щий из сравнивающих трехразр дных секций, включающих запрещающие элементы НЕ, элементы И, ИЛИ и НЕ, причем пр мые входы первого, второго и третьего разр дов сравнивающей трехразр дной секции разр дов первого и второго чисел соединены соответствен но с первыми входами первого, второг и третьего элементов И соответствующих разр дов первого и второго чисел соответственно, вторые входы которых соединены с одноименными инверсными входами разр дов второго и первого чисел соответственно, выходы второго и третьего элементов И разр дов первого и второго чисел соединены с вхо дами соответствующих элементов НЕ, выходы которых соединены с входами элементов И меньших разр дов второго и первого чисел соответственно, входы первого и второго элементов ИЛИ соединены с выходами соответствующих элементов И разр дов первого и второго чисел и выходами соответствующих элементов ИЛИ предыдущей секции, выходы элементов ИЛИ предыдущей секции соединены с входами соответствующих запрещающих элементов НЕ, выходы которых соединены с третьими входами элементов И разр дов второго и первого чисел соответственно, введены дополнительный элемент НЕ и элемент задержки, причем выход первого элемента ИЛИ младшей сравнивающей секции. через дополнительный элемент НЕ соединен с выходом второго элемента ИЛИ предыдущей секции, а выход второго элемента ИЛИ младшей сравнивающей секции черезэлемент задержки соединен с выходом первого элемента ИЛИ предыдущей сравнивающей секции и вл етс выходом устройства. На фиг. 1 изображена функциональна схема устройства; на фиг. 2 - схема младшей сравнивающей секции, подключение к ней дополнительных элементов и места включени ее в сравнивающее устройство. Функциональна схема устройства содержит блок 1 предварительного сравнени , выходы 2 и 3 устройства, младшую сравнивающую секцию , старшие сравнивающие секции 5, выходы старших сравнивающих секций 6 и 7, управл ющие входы младшей сравнивающей секции 8 и 9Схема младшей сравнивающей секции содержит группу входов 10 и 11 первого операнда устройства, группу входов 12 и 13 второго операнда устройства , элемента НЕ 1, элемент 15 задержки , Устройство работает следующим образом . В случае, если А меньше В, на выходе 3 блоком 1 формируетс единичный уровень. На результат сравнени дополнительные элементы вли ни не оказывают . В случае, если А больше В, на выходе 2 блока 1 формируетс единичный уровень. Элементом НЕ 1 он преобразуетс в нулевой уровень и подаетс на вход 9 секции k. Секци k формирует нулевой уровень на выходе 3 блока 1. В случае, если А равно В, на выходах 2 и 3 блоком 1 формируютс нулевые уровни. С выхода 2 нулевой уровень поступает на вход элемента I. Элемент Н нулевой уровень преобразует в единичный уровень и передает на вход 9 секции k. Секци k на выхо де 3 формирует единичный уровень. С выхода 3 единичный уровень посредством элемента 15с задержкой Д передаетс на вход 8 секции . Секци на выходе 2 формирует единичный уровень и передает на вход 9- Секци k на выходе 3 формирует нулевой уровен По истечении времени Д на выходе 2 по вл етс нулевой уровень. Элемент 1 нулевой уровень преобразует в еди ничный, на выходе 3 формируетс едйничный уровень. На выходе 3 формируе с динамический сигнал с периодом 2Д и скважностью два, соответствующей моменту равнозначности сравниваемых чисел. Введение дополнительного элемента и св зей позвол ет упростить устройство , исключаютс элементы И и НЕ. к личество выходов уменьшаетс с трёх до одного, что расшир ет возможности устройства, а также повышает его надежность . Формула изобретени Устройство дл сравнени чисел, содержащее блок предварительного сра нени , состо щий из сравнивающих тре разр дных секций, включающих запрещающие элементы НЕ, элементы И, ИЛИ и НЕ, причем пр мые входы первого, второго и третьего разр дов сравнивающей трехразр дной секции разр дов первого и второго чисел соединены со ответственно с первыми входами перво го, второго и третьего элементов И соответствующих разр дов первого и второго чисел соответственно, вторые входы которых соединены с одноименными инверсными входами разр дов второго и первого чисел соответственно, выходы второго и третьего элементов И разр дов первого и второго чисел соединены с входами соответствующих элементов НЕ, выходы которых соединены с входами элементов И меньших разр дов второго и первого чисел соответственно , входы первого и втброго элементов ИЛИ соединены с выходами соответствующих элементов И разр дов первого и второго чисел и выходами соответствующих элементов ИЛИ предыдущей секции, выходы элементов ИЛИ предыдущей секции соединены с входами соответствующих запрещающих элементов НЕ, выходы которых соединены с третьими входами элементов И разр дов второго и первого чисел соответственно отличающеес тем, что, с целью сокращени количества выходов, устройство содержит дополнительный элемент НЕ и элемент задержки, причем выход первого элемента ИЛИ младшей сравнивающей секции через дополнительный элемент НЕ соединен с выходом второго элемента ИЛИ предыдущей секции, а выход второго элемента ИЛИ младшей сравнивающей секции через элемент задержки соединен с выходом первого элемента ИЛИ предыдущей сравнивающей секции и вл етс выходом устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № «416688, кл. G 06 F 7/02, 1970. The invention relates to digital computing and can be used in tracking systems, automation and remote control devices, data retrieval and processing systems, in devices for receiving, transmitting data and controlling, as well as for expanding the capabilities of existing comparators determining the relative magnitude of compared numbers. A device for comparing numbers is known, comprising a precomparison unit having inputs of the first and second compared numbers, and those that are connected to the buses of the first and second operands, respectively, as well as an additional OR-NOT element, the output of which and the first input are connected to the OR element, and the first and the second outputs of the comparison unit - to the first and second inputs of the element OR — NOT, correspond. wow. The output of the device is the output of the OR element. The relative values of the compared numbers correspond to the parameters of the output signal. The drawbacks of the device are not sufficiently high accuracy of recognition of the relative values of the compared numbers with a narrow scale of output parameters, as well as the presence of additional elements OR-NOT and OR, which increases the cost and reduces the reliability of the device as a whole. The closest in technical essence to the present invention is a number comparison device containing NOT elements, AND element and successively included identical three-digit sections, including prohibiting NOT elements, AND, OR, NOT elements, with the first inputs of the first, second and third bits comparing the three-bit section of the bits of the first and second numbers are connected respectively to the first inputs of the first; the second and third elements AND the corresponding bits of the first and second numbers, respectively, the second inputs to the second are connected to the same inverse inputs of the bits of the second and first numbers, respectively, the outputs of the second and third elements AND the bits of the first and second numbers are connected to the inputs of the corresponding elements NOT, whose inputs are connected to the inputs of the elements And smaller bits of the second and first numbers respectively, the inputs of the first and second elements OR are connected to the outputs of the corresponding elements AND the bits of the first and second numbers of the corresponding elements OR of the previous section, the outputs of the elements OR of the previous section with The inputs of the corresponding prohibitory elements NOT, the outputs of which are connected to the third inputs of the elements I of the rows of the second and first numbers, respectively, are connected to the outputs of the elements OR of the lower section and the outputs of the entire device, two elements of which are not connected to the inputs element I, whose output serves as the third output of the device (2j. The disadvantage of the device is the complexity due to the presence of two additional elements NOT and element I. In addition, the presence of three separate outputs increases the number ezhsoedineny, rations and reduce the reliability of the device, and narrows its capabilities. The aim of the invention is to simplify the device and reduce the number of exits. The goal is achieved by the fact that in the device containing a preliminary comparison block consisting of comparing three-bit sections, including prohibitory elements NOT, elements AND, OR and NOT, and the direct inputs of the first, second and third bits comparing three-bit sections of bits the first and second numbers are connected respectively to the first inputs of the first, second and third elements AND the corresponding bits of the first and second numbers, respectively, the second inputs of which are connected to the inverse of the same name mi bits of the second and first numbers, respectively, the outputs of the second and third elements and the bits of the first and second numbers are connected to the inputs of the respective elements, the outputs of which are connected to the inputs of the elements and the smaller bits of the second and first numbers, respectively, the inputs of the first and second elements OR are connected to the outputs of the corresponding elements AND the bits of the first and second numbers and the outputs of the corresponding elements OR of the previous section, the outputs of the elements OR of the previous section are connected to the inputs of the corresponding prohibits NOT elements, outputs of which are connected to third inputs of the AND bits of the first and second numbers, respectively, introduced an additional element HE and the delay element, the output of the first OR gate younger comparing section. through an additional element is NOT connected to the output of the second element OR of the previous section, and the output of the second element OR of the lower comparing section is connected via a delay element by the output of the first element OR of the previous comparison section and is the output of the device. FIG. 1 shows a functional diagram of the device; in fig. 2 is a diagram of the junior comparing section, the connection of additional elements to it and the places of its inclusion in the comparison device. The functional diagram of the device contains a precomparison unit 1, outputs 2 and 3 of the device, the lower comparing section, the higher comparing sections 5, the outputs of the higher comparing sections 6 and 7, the control inputs of the lower comparing section 8 and 9 Circuit of the lower comparing section contain a group of inputs 10 and 11 the first operand device, a group of inputs 12 and 13 of the second operand device, the element is NOT 1, the delay element 15, the device works as follows. In the event that A is less than B, a unit level is generated at output 3 by block 1. The result of the comparison is that the additional elements are not affected. In the event that A is greater than B, a single level is formed at the output 2 of block 1. The NOT 1 element converts it to the zero level and is fed to the input 9 of section k. Section k forms a zero level at output 3 of block 1. In the event that A is equal to B, zero levels are formed at outputs 2 and 3 by block 1. From output 2, the zero level arrives at the input of element I. The element H converts the zero level to a unit level and transmits to input 9 of section k. Section k at output 3 forms a single level. From output 3, the unit level is transmitted via element 15c with delay D to input 8 of the section. The section at output 2 forms a single level and transmits to input 9. Section k at output 3 forms a zero level. After time D has elapsed at output 2, the zero level appears. Element 1 converts the zero level into a unitary level, and output unit level is formed at output 3. At output 3, a dynamic signal is formed with a 2D period and a duty cycle of two, corresponding to the moment of equivalence of the numbers being compared. The introduction of an additional element and links allows to simplify the device, the elements AND and NOT are excluded. The number of outputs is reduced from three to one, which expands the capabilities of the device, as well as increases its reliability. Apparatus of the Invention A device for comparing numbers, comprising a pre-match block, consisting of comparing bit spans, including prohibiting elements NOT, AND, OR, and HE elements, with the direct inputs of the first, second and third bits comparing a three bit discharging section. The first and second numbers of the first and second numbers are connected, respectively, with the first inputs of the first, second, and third elements, respectively, the second inputs of which are connected to inverse inputs of the same name mi bits of the second and first numbers, respectively, the outputs of the second and third elements AND bits of the first and second numbers are connected to the inputs of the corresponding elements NOT, the outputs of which are connected to the inputs of the elements AND the smaller bits of the second and first numbers, respectively, the inputs of the first and second elements OR connected to the outputs of the corresponding elements AND the bits of the first and second numbers and the outputs of the corresponding elements OR of the previous section, the outputs of the elements OR of the previous section are connected to the inputs of the corresponding NOTs, the outputs of which are connected to the third inputs of the elements AND the bits of the second and first numbers, respectively, are characterized in that, in order to reduce the number of outputs, the device contains an additional element NOT and a delay element, the output of the first element OR the lower comparison section through the additional element NOT connected to the output of the second element OR of the previous section, and the output of the second element OR the younger comparing section through the delay element is connected to the output of the first element OR the previous The grip of the comparison section is the output of the device. Sources of information taken into account during the examination 1. USSR author's certificate No. 416688, cl. G 06 F 7/02, 1970.
2.Авторское свидетельство СССР № , кл. G Об F 7/02, 1966 (прототип).2. USSR author's certificate №, cl. G About F 7/02, 1966 (prototype).