SU974342A1

SU974342A1 - Устройство дл сн ти динамических характеристик системы управлени

Info

Publication number: SU974342A1
Application number: SU802926490A
Authority: SU
Inventors: Юрий Васильевич Баглюк; Виталий Евгеньевич Вольский; Вячеслав Николаевич Городущенко; Валерий Васильевич Кубышкин; Петр Александрович Соколов; Владимир Павлович Тарасов; Гарри Михайлович Файкин; Виктор Николаевич Юнг
Original assignee: Предприятие П/Я Г-4372
Priority date: 1980-05-20
Filing date: 1980-05-20
Publication date: 1982-11-15

Description

Изобретение относитс к автоматике и контрольно-измерительной технике и может быть использовано в Систе мах автоматического контрол динамических объектов, в частности в систе мах контрол судовых систем управлени и регулировани . Известно устройство дл контрол динамических систем управлени , в ко тором осуществл етс измерение выход ного сигнала системы управлени и сравнение его с эталоном, что позвол ет оценить работоспособность системы в целом 1 ). Наиболее близким к предлагаемому вл етс устройство дл контрол динамической системы управлени , содер жащее генератор экспоненциальныхфункций , входной, выходной и (п-1) промежуточных формирующих модулей, каждый из которых состоит из блека произведени и интегратора, п блоков сравнени , п элементов ,НЕ, п элементов и, и индикатор с соответствующими св з ми 2, Однако эти устройства не позвол ют определить значени коэффициентов передачи и посто нных времени динамических блоков системы управлени и тем самым оценить работоспособность блоков. Целью изобретени вл етс повышение достоверности результатов контрол системы управлени . Указанна цель достигаетс тем, что в устройство содержащее регистратор , блок генераторов экспоненциальных функций и по числу контрольных точек системы управлени - функ (иональные преобразователи, состо щие из последовательно соединенных первого узла умножени и первого интегратора и последовательно соединенных второго узла умножени и второго интегратора, первые входы первого и второго узлов умножени каждо397 го функционального преобразовател соединены с соответствующей контрольной точкой системы управлени , а вторые входы - с первым и вторым выходами соответстаенно блока генераторов экспоненциальных функциу, запускающий вход которого подключен к запускащему входу устройства, дополнительно введены вычиспительные. , ЧИСЛО которых.на единицу меньшс иисла контрольных точек системы управлени , каждый вычислительный блок содержит первый узел делени , последовательно соединенные второй узел делени , третий узел умножени и первый сумматор и последовательно соединенные третий узел делени , четвертый узел умножени и второй сумматор, выходы первого и второго сумматоров каждого вычислительного блока подключен к соответствующим входам регистратора, первые входы второго и третьего узлов делени каждого вычислительного блока соединены соответственно с первым и вторым задающими входами устройства, второй и третий входы второго узла делени каждого i-го вычислительного блока подключены к выходам первых интеграторов i-ro и (t+1)-ro функциональных преобразователей соответственно , второй вход третьего узла делени i-ro вычислительного . блока соединен с первым входом первого узла делени данного вычислительного блока и с выходом второго интегратора i-ro функционального преобразовател , а третий вход третьего узла Д1елени I-го вычислительного блока подключен ко второму входу первого узла делени данного вычр , ели тельного блока и к выходу второго интегратора (1+1)-го функционального преобразовател , причем в каждом вычислительном блоке второй вход первого сумматора соединен с первым задающим входом устройства, выход первого сумматора - со вторым входом четвертого узла умножени , а второй Езход второго сумматора - с выходом первого узла делени данного вычислительного блока

На чертеже представлена схема устройства дл сн ти динамических характеристик системы управлени .

Устройство содержит объект контрол 1, состо щий из блоков 2,,,.2 динамической систему управлени и элемента сравнени 3 блока f генераПри наличии на входе устройства запускающего сигнала генераторы i и блока 4 формируют выходные сигналы в виде экспоненциальных функций , которые подаютс на первые входы первого и второго узлов умножени 6 и 6 функциональных преобразователей 5;, ,оо, ,5(п.,).На вторые входы узлов 6 и 6i2 поступают си1-

нал рассогласовани системы Xjjt) и выходные сигналы X(t), ...,Xn(t) блоков 2,500,2п. Выходные сигналы узлов умножени 6-1 и 62 подаютс на соответствующие входы интеграторов

7 и 7(j функциональных преобразователей 5 ,ooi 5(п+).В результате интегрировани формируютс сигналы XoCS;),... ,Xy,(Sj) I полученные путем преобразовани по Лапласу контролируемых временных сигналов Xo(t),..,, Xn(t). При этом аргументу преобразовани Лапласа Sj за аютс два фиксированных вещественных значени S : и Sij .

которые равны , ,8

где

П

tp - Врем переходного процесса исправной системы.

Выходные сигналы первых интеграторов 7 функциональных преобразователей 5 ,000,5(п+-,)подаютс на второй вход вторых узлов делени 87 каждого соответствующего и третий вход этих же узлов делени предыдущего вычислительных блоков В,,.„,8о. Выходные сигналы вторых интеграторов 7 функциональных преобразователей 5 ..5(п+)поступают на второй вход третьего 9 и первый вход первого узла делени 9 каждого соответствующего , а также на третий и второй входы узлов делени из вычислительных блоков В,.„,,8о, Выходные сигналы второго и третьего узлов делени каждого вычислительного блока 8, о о.,8 п. подаютс на третий и четвертый узлы умножени и 6п этих вычислительных блоков Выходные сигналы третьего узла умножени вычислительных блоков 8/),o«,,8t в сумторов экспоненциальных функций, функциональные преобразователи 5ni ° 5(4) состо щие из узлов умножени 6;, и. интеграторов 7 и 7,2 вычисли- тельные блоки 8,в-,о,8п, состо щие из узлов делени 9, 92 и Э-г, уэлов умножени 6 и 64 и сумматоров 10 и Юд и регистратор 11. Устройство работает следующим образом,

маторе 1П этих вычислительных блоков суммируютс с первым задающим сигналом устройства, а выходнне сигналы четвертого узла умножени 6 суммируютс в сумматоре Юд с выходным сигналом первого узла делени 9 вычислительных блоков 8,.,,,8„,

Выходные сигналы сумматоров 10 и lOj, пропорциональные промежуточным значени м коэффициентов передачи и посто нных времени блоков системы управлени .,,.. ,2,:,, подаютс на вторые входы третьего 6 и четвер того 6 узлов умножени каждого вычислительного блока Это вызывает повторную обработку узлов умножени 6 и 6 сумматоров 10-j и Ю,, Такой процесс повтор етс до тех пор, пока на выходах сумматоров 1П и lOj не будут установившиес сигналы , пропорциональные текущим значе ни м коэффициентов передачи и постб нных времени блоков 2,„„„,2„ системы управлени , которые фиксируютс регистратором 11.

Таким образом, устройство повышает достоверность сн ти динамических характеристик (коэффициентов передачи и посто нных времени) блоков замкнутой системы управлени за счет введени вычислительных блоков , содержащих узлы делени и умножени и сумматоры с соответствующими св з ми. Данна информаци позвол ет также оценить текущее техническое состо ние блоков динамической системы управлени ,

Claims

Формула изобретени

Устройство дл сн ти динамических характеристик системы управле- ни , содержащее регистратор, блок генераторов экспоненциальных функций и по числу контрольных точек системы управлени - функциональные преобразователи, состо щие из последовательно соединенных первого узла умножени и первого интегратора и последовательно соединенных второго узла умножени и второго интегратора , первые входы первого и второго узлов умножени и второго интегратора , первые входы первого и второго узлов умножени каждого функционального преобразовател соединены с соответствующей контрольной точкой системы управлени , а вторые входы - с

первым и вторым выходами соответст венно бгЬка генераторов экспоненциальных функций, запускающий вход которого подключен к запускающему входу

5 устройства, отличающеес тем, что, с целью повышени достоверности результатов контрол , устройство содержит вычислительные блоки , число которых на единицу меньше

0 числа контрольных точек системы уп .равлени , каждый вычислительный блок содержит первый узел делени , последовательно соединенные второй узел делени , третий узел умножени и

5 первый сумматор и последовательно соединенные третий узел делени , четвертый узел умножени и второй сумматор , выходы первого и второго сумматоров каждого вычислительного блока

0 подключены к соответствующим входам регистратора, первые входы второго и третьего узлов.делени каждого вычислительного блока соединены соответственно с первым и вторым задающими входами устройства, второй и третий входы второго узла делени каждого i-ro вычислительного блока подключены к выходам первых интеграторов i-ro и (i+l)-ro функциональных преобразователей соответственно , второй вход третьего узла делени i-ro вычислительного блока соединЪн с первым входом первого узла делени данного вычислительного блока

- и с выходом второго интегратора i-ro функционального преобразовател , а третий вход третьего узла делени i-ro вычислительного блока прдключен к второму входу первого узла деQ лени данного вычислительного блока и к выходу второго интегратора (i+ +1)-го функционального преобразовател , причем в каждом вычислительном блоке второй вход первого сум . матора соединен с первым задающим входом устройства, выход первого сумматора - с вторым входом четвертого узла умножени , выход второго сумматора - с вторым входом третьего узла умножени , а второй вход второго сумматора - с выходом первого узла деделени данного вычислительного блока .

Источники информации, прин тые во внимание при экспертизе

5 1, Авторское свидетельство СССР № , кл. G 05 В 23/02, 197U
2. Авторское свидетельство СССР № 789975, кл. G 05 В 23/02, 1980.

Itl