Claims (2)
Выходна информаци представл ет .с в виде последовательного кода. Недостатками известного аналого цифрового преобразовател вл ютс невысока точность из-за повышенных рабочих напр жений на зар дных конденсаторах и требование дл работы двух источников опорных напр жений. Цель изобретени - повьлиение точности работы устройства. Указанна цель достигаетс тем что D аналого-цифровой преобразователь , содержащий входной ключ, подключенный к входу усилител , устройство сравнени , первый вход которого соединен с выходом усилител , второй вход - с выходом источника опорного напр жени , первый и второй ключи, первые входы которых соединены с входом усилител , вторые входы -- с выходом .усилител , а выходы с первыми обкладками первогои второго запоминающих конденсё1Торов, третий и четвертый ключи, первые входы которых соединены с выходом усилител , а выходы - с первыми об-кладками третьего и четвертого запоминйющих конденсаторов, п тый и шестой ключи, первые входы которых соединены с вторыми входами третьего и четвертого ключей соответственно, а выходы - с вторыми обкладками первого и второго запоминающих конденсаторов , седьмой и восьмой ключи, первые входы которых соединены с шиной нулевого потенциала, а выходы с вторыми обкладками третьего и четвертого запоминающих конденсаторов , введены два дополнительных ключа , входы которых соответственно под ключены к выходу источника опорного напр жени и к шине нулевого потенциала , а выходы - к вторым входам п того, шестого, седьмого и восьмого ключей. На чертеже представлена электричес ка схема предлагаемого устройства. Устройство содержит ключ 1, входной ключ 2,усилитель 3,устройство 4 сравнени , ключи 5 и б, запоминающие кон денсаторы 7-10 и ключи 11-17. Устройство работает следующим образом . Дл реализации алгоритма последо тельного поразр дного кодировани входное напр жение Ug сравниваетс с опорным напр жением Up. Если входное напр жение меньше опорного, то старшему разр ду кода присвгшваетс нулевое значение, а напр жение U удваиваетс и снова сравниваетс с опорным напр жением. Если .входное напр жение больше опорного, то старшему разр ду кода присваиваетс единичное значение, а разность входного и опорного напр же ни удваиваетс и снова сравниваетс с опорным напр жением. Таким образом, в каждом такте напр жение , поданное на вход преобразовател , сравниваетс с опорным напр жением и удваиваетс , если определенный код в данном такте равен нулю, или удваиваетс разность напр жений на входе преобразовател и опорного напр жени , если код равен единице. Удвоенное напр жение снова подаетс на вход преобразовател дл определени кода следующего разр да. В первом такте происход т следующие коммутации. Входной ключ 2 замыкаетс и соедин ет внешний источник входного сигнала с входом усилител 3, имеющего единичный коэффициент усилени и большое входное сопротивление. Напр жение и выхода усилител поступает на один из входов устройства 4 сравнени . Устройство сравнени определ ет старший разр д кода. Если U .. U старший разр д кода равен нулю, если и 7 UQ - то единице. Этот процесс занимает незначительную по времени часть такта, так как запоминающие конденсаторы на выходе усилител отключены . При получении на выходе устройства сравнени единичного кода срабатывает ключ 16 и включает запоминающие конденсаторы 7 и 9 между выходом усилител и источником опорного напр жени , а при получении нулевого кода ключ 17 включает запоминаквдие конденсаторы 7 и 9 между выходом усилител и шиной нулевого потенциала. Запоминающие конденсаторы 7 и 9 зар жаютс в первом случае до напр жени Ug, - 11(5, а во втором случае до напр жени , равного %.. Во втором размыкаютс входной ключ 2 и ключ 16 при единичном коде или ключ. 17 при нулевом коде, а запоминающие конденсаторы 7 и 9 включаютс последовательно ключами 5, 13 и 11, 1 между входом усилител 3 и шиной нулевого потенциала. При этом на вход усилител подаетс напр жение 214 идИли 2Ue)cB зависимости от полученного кода разр да. Одновременно срабатывают ключи б, 10, 12, 14, включа запоминающие конденсаторы 8 и 10 параллельно. При получении кода разр да на выходе устройства сравнени срабатывает один из ключей 16 или 17 в зависимости от полученного кода и подключает запоминающие конденсаторы 8 и 10 между выходом усилител и источником опорного напр жени или шиной нулевого потенциала в зависимости от полученного кода. Впоследующих тактах процесс повтор етс до получени кода младшего разр да. При получении кода млсодшего разр да включаетс входной ключ 2 и процесс преобразовател начинаетс сначала. В предлагаемом аналого-цифровом преобразователе, последовательно включенные запоминаюгцие конденсаторы на входе усилител при единичном коде раэр жгиотс за вреМ такта на величи ну напр жени в 2-3 раза меньшую, че в известном, при одной и той же посто нной времени цепи разр да. Формула изобретени Аналого-цифровой преобразователь содержсцций входной ключ, подключенный к входу усилител , устройство сравнени , первый вход которого соединен с выходом усилител , второй вход - с выходом источника опорного напр жени , первый и второй ключи, первые входы которых соединены с входом усилител , вторые входы - с выходом усилител , а выходы - с пер ми обкладками первого и второго запоминающих конденсаторов, третий и четвертый ключи, первые входы которых соединены с выходом усилител , а выходы - с первыми обкладками тре его и четвертого запоминающих конде саторов, п тый и шестой ключи, перв 2 входы которых соединены с вторыми входами третьего и четвертого ключей соответственно, а выходы - с вторыми обкладками первого и второго запоминающих конденсаторов, седьмой и восьмой ключи, первые входы которых соединены с шиной нулевого потенциала, а выходы - с вторыми обкладками третьего и четвертого запоминающих конденсаторов , отличающийс тем, что, с целью повышени точности, в него введены два дополнительных ключа , входы которых соответственно подключены к выходу источника onopHoixs напр жени и к шине нулевого потенциала , а выходы - к вторым входам п того, шестого, седьмого и восьмого ключей. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 617832, кл. Н 03 К 13/02, 1978. The output information is represented as a sequential code. The disadvantages of the known analog digital converter are low accuracy due to the increased operating voltages on the charging capacitors and the requirement for the operation of two sources of reference voltages. The purpose of the invention is to increase the accuracy of the device. This goal is achieved by the fact that D is an analog-to-digital converter containing an input key connected to the amplifier input, a comparator, the first input of which is connected to the amplifier output, the second input to the output of the reference voltage source, the first and second keys whose first inputs are connected with the amplifier input, the second inputs with the amplifier output, and the outputs with the first plates of the first and second storage capacitors, the third and fourth keys, the first inputs of which are connected to the amplifier output, and the outputs with the first the third and fourth memory capacitors, the fifth and sixth keys, the first inputs of which are connected to the second inputs of the third and fourth keys, respectively, and the outputs to the second plates of the first and second memory capacitors, the seventh and eighth keys, the first inputs of which are connected to a zero potential bus, and the outputs with the second plates of the third and fourth storage capacitors, introduced two additional switches, the inputs of which are respectively connected to the output of the reference voltage source and to the bus of zero potential, and outputs to the second inputs of the fifth, sixth, seventh, and eighth keys. The drawing shows the electrical circuit of the proposed device. The device contains a key 1, an input key 2, an amplifier 3, a comparison device 4, keys 5 and b, memory capacitors 7-10 and keys 11-17. The device works as follows. In order to implement the sequence coding algorithm, the input voltage Ug is compared with the reference voltage Up. If the input voltage is less than the reference voltage, then the most significant bit of the code is assigned a zero value, and the voltage U is doubled and again compared to the reference voltage. If the input voltage is greater than the reference voltage, then a single value is assigned to the most significant bit of the code, and the difference between the input and reference voltage is doubled and compared again with the reference voltage. Thus, in each clock cycle, the voltage applied to the input of the converter is compared with the reference voltage and doubled if a certain code in a given clock cycle is zero, or the voltage difference between the converter input and the reference voltage is doubled, if the code is equal to one. The double voltage is again applied to the input of the converter to determine the code for the next bit. In the first cycle, the following commutation occurs. The input switch 2 closes and connects an external input source to the input of amplifier 3, which has a unit gain and a large input impedance. The voltage and output of the amplifier is fed to one of the inputs of the device 4 comparison. The comparator determines the most significant bit of the code. If U .. U is the highest bit of the code is zero, and if 7 UQ is one. This process takes a negligible part of the clock cycle, since the storage capacitors at the amplifier output are turned off. Upon receipt of a single code at the output of the unit, key 16 is triggered and includes storage capacitors 7 and 9 between the amplifier output and the reference voltage source, and when a zero code is received, key 17 includes memories and capacitors 7 and 9 between the amplifier output and the zero potential bus. The storage capacitors 7 and 9 are charged in the first case before the voltage Ug, - 11 (5, and in the second case before the voltage equal to%. In the second, input key 2 and key 16 are disconnected with a single code or key. 17 at zero the code, and the storage capacitors 7 and 9 are connected in series with the keys 5, 13 and 11, 1 between the input of amplifier 3 and the potential-free bus, while the input of the amplifier is supplied with a voltage of 214 or 2Ue) cB depending on the received discharge code. At the same time, keys b, 10, 12, 14 are activated, including memory capacitors 8 and 10 in parallel. Upon receipt of the discharge code at the output of the comparison device, one of the keys 16 or 17 is triggered, depending on the received code, and connects storage capacitors 8 and 10 between the amplifier output and the reference voltage source or zero potential bus, depending on the received code. In the subsequent cycles, the process is repeated until the code for the lower bit is obtained. Upon receipt of the next-bit code, input key 2 is turned on and the converter process starts over. In the proposed analog-to-digital converter, capacitors in series at the input of the amplifier, with a single code, are equipped with a series of time codes for voltage, are 2-3 times smaller than the known constant, with the same constant time of the discharge circuit. Invention Analog-to-digital converter contains an input key connected to the amplifier input, a comparison device, the first input of which is connected to the amplifier output, the second input - to the output of the reference voltage source, the first and second keys, the first inputs of which are connected to the amplifier input, the second the inputs are with the amplifier output, and the outputs are with the first plates of the first and second storage capacitors, the third and fourth keys, the first inputs of which are connected to the amplifier output, and the outputs with the first plates of the third and the fourth storage capacitors, the fifth and sixth keys, the first 2 inputs of which are connected to the second inputs of the third and fourth keys, respectively, and the outputs to the second plates of the first and second storage capacitors, the seventh and eighth keys, the first inputs of which are connected to the zero bus potential, and the outputs with the second plates of the third and fourth storage capacitors, characterized in that, in order to increase accuracy, two additional keys are inserted into it, whose inputs are respectively connected to the output On the source of the onopHoixs voltage to the zero potential bus, and the outputs to the second inputs of the fifth, sixth, seventh, and eighth keys. Sources of information taken into account during the examination 1. USSR author's certificate No. 617832, cl. H 03 K 13/02, 1978.
2.Авторское свидетельство СССР № 739732, кл. Н 03 К 13/02, 1980 (прототип).2. USSR author's certificate number 739732, cl. H 03 K 13/02, 1980 (prototype).