Claims (2)
30 буферной пам ти, выходы которого сО единены со входами первого регистра выходы которого соединены с первыми . входами ключей первой группы, вторы входы которых соединены с одним полюсом источника питани , выходы клю чей первой группы соединены с верти кальными шинами матричной панели, горизонтальные шины которой соедине ны с выходами ключей второй группы, ,первые входы которых соединены с выходами второго регистра, а вторые входы - с другим полюсом источника питани , и генератор тактовых импул сов , введены счетчик, третий регист элемент ИЛИ и элемент И, входы кото рого соединены с выходом блока буферной пам ти, а выход - со входом блока буферной пам ти, первыми входами счетчика, элемента ИЛИ и генератора тактовых импульсов, выходко торого соединен со вторым входом элемента ИЛИ, выход которого соединен с первым входом второго регистр второй вход которого соединен с выходом блока буферной пам ти, второй вход счетчика соединен с перв выходом второго регистра, а выход - с первым входом третьего регистра, второй вход которого соединен с пос ледним выходом второго регистра, вы ход третьего регистра соединен со входом источника питани , второй вход генератора тактовых импульсов соединен с выходом блока буферной па м ти. На чертеже изображена блок-схема предлагаемого устройства. Оно содержит буферный блок 1 пам ти , первый 2, второй 3 регистры, генератор тактовых импульсов (ГТИ)4 матричную панель 5, первую группу ключей 6, вторую группу ключей 7, источник 8 питани , счетчик 9, третий регистр 10, элемент И 1.1, элемент ИЛИ 12. В исходном состо нии перед начало записи информации из блока 1 на матричную панель 5 устанавливаютс в нуль регистр 2 и регистр 3. Одновременно импульсом с первого выхода регистра 3 устанавливаетс в нуль счетчик 9. Работа устройства вначале рассмат риваетс в предположении, что в блоке 1 имеетс информаци , равна по объему информационной емкости матрич ной панели 5. В этом режиме; синхроимпульсами с выхода блока 1 запускаетс ГТИ 4, вырабатывающий последо вательность импульсов управлени регистром 3. Регистр 3 работает в кольцевом режиме, срабатывает по сиг налам ГТИ, прошедшим через элемент ИЛИ 12, и в соответствии с этими сиг налами последовательно открывает клю чи второй группы. Врем ког/мутации каждой строки строго соответствует периоду импульсов управлени , поступающих с ГТИ 4. Одновременно с коммутацией строки из блока 1 по информационным выходам на регистр 2 поступает информационный сигнал, соответствующий адресу коммутируемой в данный момент строки. Этот сигнал открывает соответствующий ключ 7 и осуществл ет возбуждение элемента матрицы. При коммутации последующей строки запись и отображение информации производитс аналогичным образом. Величина ркости при этом пропорциональна числу, первоначально записанному в счетчик 9, причем непосредственное управление источником 8 питани осуществл ет третий регистр 10, в который информаци из счетчика 9 переписываетс в момент коммутации последнего ключа второй группы 6. Если в процессе работы устройства часть информации не участвует в отображении, что соответствует записи нулей в чейки блока 1, то при считывании информации с этого блока нули переписываютс в регистр 2 и происходит прекращение возбуждени соответствующих,элементов матрицы 5. Причем в момент записи нулей в регистр 2 происходит совпадение нулей на входе элемента И 11,он срабатывает .и устанавливает в нуль ГТИ 4,выдает сигнал в блок 1 на считывание информации с последующих чеек пам ти, через элемент ИЛИ 12 сдвигает на единицу регистр 3 и вычитает единицу из счетчика 9, работающего в режиме вычитани . При последующем считывании информации с блока 1 и повторном совпадении нулей на входе элемента И 11 на его выходе весь процесс будет повтор тьс до момента считывани с блока 1 единичных импульсов информации. Элемент И при этом прекращает свою работу и ГТИ 4 вновь запускаетс синхроимпульсами из блока 1, регистр 3 вырабатывает сигнал коммутации (подсвета) строки и отображение информации производитс обычным образом . За один период формировани кадра изображени Т в счетчике 9 вычтетс столько единиц, сколько раз сработает элемент И. В момент коммутации последней строки матрицы 5 импульсом коммутации с выхода регистра 3 информаци из счетчика 9 переписываетс в регистр 10, который при этом производит изменение питающего напр жени источника 8 питани . Таким образом, за период формировани кадра изображени Т происходит обнаружение элементов матрицы, в которых отсутствует информаци , формирование сигнала пропуска подсвеТа . данных элементов, подсчет числа пропущенных элементов и, в соответствии с их количеством, управление амплитудой импульсов возбуждени элементов матрицы 5. В результате снижаетс врем формировани кадра изображени Tj при сохранении на по сто нном уровне ркости отображени информации. Достоинством предлагаемого устро ства вл етс управление быстродействием отображени информации в зависимости от количества отображаемо информации при одновременном снижении амплитуды импульсов возбуждени элементов матрицы, что в целом приводит к повышению быстродействи и надежности устройства. Особенно эффективно использование устройства при отображении динамической информации телевизионного типа и двухградационном кодировании ркости, характеризуемой в большинстве случа ев наличием на информационном поле областей белого изображени , состав л ющих примерно 50% от общего объем информационного пол . Формула изобретени Устройство дл отображени инфор мации, содержащее блок буферной пам ти , выходы которого соединены с входами первого регистра, выходы ко торого соединены с первыми входами ключей первой группы, вторые входы которых соединены с одним полюсом источника питани , выходы ключей первой группы соединены с вертикаль ными шинами матричной панели, горизонтальные шины которой соединены с выходами ключей второй группы, первые входы которых соединены с выходами второго регистра, а вторые входы - с другим полюсом источника питани , и генератор тактовых импульсов , отличающеес тем, что, с целью повышени быстродействи и надежности, в него введены счетчик, третий регистр, элемент ИЛИ и элемент И, входы которого соединены с выходом блока буферной пам ти , а выход - с входом блока буферной пам ти , первыми входами счетчика , элемента ИЛИ и генератора тактовых импульсов, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с первым входом второго регистра, второй вход которого соединен с выходом блока буферной пам ти, второй вход счетчика соединен с первым выходом второго регистра, а выход - с первым входом третьего регистра, второй вход которого соединен с последним выходом второго регистра, выход третьего регистра соединен с входом источника питани , второй вход генератора тактовых импульсов соединен с выходом блока буферной пам ти. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 468274, кл, G 06 К 15/20, 1973. 30 buffer memory, the outputs of which are connected with the inputs of the first register whose outputs are connected with the first. the key inputs of the first group, the second inputs of which are connected to one pole of the power source, the outputs of the key of the first group are connected to the vertical buses of the matrix panel, the horizontal buses of which are connected to the outputs of the keys of the second group, the first inputs of which are connected to the outputs of the second register, and the second inputs are with the other pole of the power source, and a clock pulse generator, a counter is entered, the third register element is OR, and the AND element, whose inputs are connected to the output of the buffer memory block, and the output is connected to the input of the buffer pa The first inputs of the counter, the OR element and the clock pulse generator are connected to the second input of the OR element, the output of which is connected to the first input of the second register whose second input is connected to the output of the buffer memory block, the second input of the counter is connected to the first output of the second register, and the output to the first input of the third register, the second input of which is connected to the last output of the second register, the output of the third register connected to the input of the power source, the second input of the clock generator n with the output of the buffer pa ti m. The drawing shows a block diagram of the proposed device. It contains a buffer block 1 of memory, the first 2, second 3 registers, clock pulse generator (GTI) 4 matrix panel 5, first key group 6, second key group 7, power source 8, counter 9, third register 10, And 1.1 element , element OR 12. In the initial state, before starting the recording of information from block 1 to the matrix panel 5, the register 2 and register 3 are set to zero. At the same time, the counter 9 is set to zero from the first output of the register 3. that in block 1 there is information equal in volume to the information capacity of the matrix panel 5. In this mode; sync pulses from the output of block 1 starts the GTI 4, generating a sequence of control pulses 3. Register 3 operates in a ring mode, triggers on GTI signals passed through the OR 12 element, and in accordance with these signals, opens the keys of the second group. The time / mutation of each line strictly corresponds to the period of control pulses received from the GTI 4. Simultaneously with switching the line from block 1, the information output to the register 2 receives an information signal corresponding to the address of the currently switched line. This signal opens the corresponding key 7 and excites the matrix element. When the next row is switched, the information is recorded and displayed in the same way. The luminance value is proportional to the number originally recorded in counter 9, the third register 10 directly controlling the power source 8, in which the information from counter 9 is rewritten at the time of switching the last key of the second group 6. If the device does not participate in the operation of the device in the display, which corresponds to writing zeros to the cells of block 1, then when reading information from this block, the zeros are written to register 2 and the excitation of the corresponding, element matrix 5. At the moment of writing the zeros to register 2, the zeros coincide at the input of the element 11, it works. and sets the zero GTI 4, issues a signal to block 1 to read information from subsequent memory cells, through the element OR 12 shifts one register 3 and subtracts one from counter 9, operating in subtraction mode. At the subsequent reading of information from block 1 and repeated coincidence of zeros at the input of the element 11 at its output, the entire process will be repeated until reading from block 1 of single information pulses. Element And at the same time stops its operation and GTI 4 is restarted by sync pulses from block 1, register 3 generates a switching signal (highlight) of the line and information is displayed in the usual way. During one period of imaging frame T in counter 9, the number of units will be deducted as many times as element I. At the moment of switching of the last row of matrix 5 by a switching pulse from the output of register 3, information from counter 9 is rewritten into register 10, which in this case produces a change in supply voltage power supply 8. Thus, during the period of the formation of the frame of the image T, the detection of matrix elements in which there is no information, the formation of the signal of the highlight, is detected. of these elements, counting the number of missing elements and, in accordance with their number, controlling the amplitude of the excitation pulses of the elements of matrix 5. As a result, the time taken to form an image frame Tj is reduced while maintaining the display information level. The advantage of the proposed device is to control the display speed of information depending on the amount of information displayed while reducing the amplitude of the excitation pulses of the matrix elements, which generally leads to an increase in the speed and reliability of the device. The use of the device is especially effective when displaying dynamic information of a television type and two-gradation coding of luminance, which in most cases is characterized by the presence of white image areas on the information field, constituting approximately 50% of the total information field. The invention The device for displaying information containing a block of buffer memory, the outputs of which are connected to the inputs of the first register, the outputs of which are connected to the first inputs of the keys of the first group, the second inputs of which are connected to one pole of the power source, the outputs of the keys of the first group are connected to the vertical matrix buses, horizontal tires of which are connected to the outputs of keys of the second group, the first inputs of which are connected to the outputs of the second register, and the second inputs to the other pole of the power supply Ani, and a clock pulse generator, characterized in that, in order to increase speed and reliability, a counter, a third register, an OR element and an AND element, whose inputs are connected to the output of the buffer memory unit, are entered into it, and the output - to the input of the buffer block memory, the first inputs of the counter, the OR element and the clock pulse generator, the output of which is connected to the second input of the OR element, the output of which is connected to the first input of the second register, the second input of which is connected to the output of the buffer memory block, the second input of the counter oedinen the first output of the second register, and an output - to the first input of the third register, a second input coupled to the last output of the second register, third register output is connected to an input power source, a second input clock pulse generator connected to the output of the buffer memory. Sources of information taken into account during the examination 1. USSR author's certificate number 468274, class, G 06 K 15/20, 1973.
2.Борисюк А.А. Матричные системы отображени информации, Киев, Техника, 1980, с. 108-115 (прото тип) .2.Borisyuk A.A. Matrix information display systems, Kiev, Technika, 1980, p. 108-115 (proto type).