SU961097A1 - Устройство дл управлени инвертором - Google Patents
Устройство дл управлени инвертором Download PDFInfo
- Publication number
- SU961097A1 SU961097A1 SU792785381A SU2785381A SU961097A1 SU 961097 A1 SU961097 A1 SU 961097A1 SU 792785381 A SU792785381 A SU 792785381A SU 2785381 A SU2785381 A SU 2785381A SU 961097 A1 SU961097 A1 SU 961097A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulses
- output
- voltage
- control
- frequency
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Description
(5) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ
1
ИзоЬретение относитс к электротехнике и может быть использовано в устройствах управлени преобразовател .
Известно устройство дл управлени инвертором 1 .
Недостатком известного устройства вл етс нестабильность фазы выходного напр жени инвертора при регулировании.
Известно устройство дл управлени инвертором, которое обеспечивает неизменную фазу выходного напр жени инвертора 2.
Однако, ввиду того, что оно содержит два магнитных усилител , устройство инерционно и сложно в изготоалёнии ,
Наиболее близким к изобретению по технической сущности и достигаемому эффекту вл етс устройство дл формировани управл ющих импульсов инвертора, содержащее блок синхронизации , состо щий из высокочастотного генератора, соединенного с делителем частоты нап-триггерах, формирователь развертывающего напр жени , подключенный входом к пр мому выходу (n-l)-ro триггера делител частоты, выходом к первому входу компаратора, второй вход которого подключен к источнику управл ющего напр жени , первый и второй фор ,jj мирователи управл ющих импульсов с одним тактовым и двум управл ющими входами, тактовый вход первого из которых подключен к выходу компаратора , первого и второго счетчиков
15 импульсов. :Известное устройствоОбладает высоким & 1стродействием ГЗ.
Недостатком устройства вл ютс низкие точность управлени и стабильность фазы выходного напр жени .
20 Целью изобретени вл етс повышение точности управлени ;
Claims (3)
- Поставленна цель достигаетс тем, что устройство снабжено первым и вторым блоками совпадени , элементом ИСЮЮЧАЩЕЕ ИЛИ и блок сравнени кодов , причем, выход блока сравнени кодов подключен к тактовому входу второго формировател управл ющих импульсов, управл ющие входы которого подключены к соответствующим управл ющим входам первого формировател управл ющих импульсов и соответ ственно к пр мому и инверсному выходам YS.- го триггера делител частоты, входы блока сравнени кодов подключены к выходам счетчиков импульсов, входы установки которых подключены к выходам элемента ИСКЛЮЧАЩЕЕ ИЛИ один вход которого подключен к пр мому выходуг -го триггера делител частоты, другой - к пр мому выходу первого формировател управл ющих импульсов, счетный вход каждого счет чика импульсов подключен к выходу со ответствующе.го блока совпадени , одни входы которых подключены к выходу высокочастотного генератора, а другие входы подключены соответственне к пр мому и инверсному выхо дам (n-l)-ro триггера делител частоты , На чертеже представлена схема ус ройства. Устройство дл управлени инвертором содержит высокочастотный гене ратор 1, триггеры 2 и 3 делител ча стоты, состо щего из п триггеров, формирователь развертывающего нап жени , компаратор 5, источник 6 управл ющего напр жени , два дзухвходовых блока 7 и 8 совпадени элемен ИСКЛЮЧАЩЕЕ ИЛИ 9, счетчики импульсов 10 и 11, схему 12 сравнени кодов и два формировател 13 и 14 управл ющих импульсов. Импульсы высокой частоты генерат ра 1 поступают на вход п-го триггер 2, на выходе которого формируютс пр моугольные импульсы двойной частоты , а на выходе п-го триггера 3 формируютс импульсы с выходной частотой инвертора, формирователь k развертывающегонапр жени генериру ет пилообразное напр жение, которое поступает на один из входов компара тора 5, на другой вход которого поступает напр жение управлени с источника 6 управл ющего напр жени В момент равенства пилообразного напр жени с напр жением управлени на выходе компаратора 5 формируетс широтнорегулируемые импульсы которые поступают на тактовый вход первого формировател 13 управл ющих импульсов, на управл ющие входы которого поступают импульсы триггера 3. При изменении напр жени управлени от нул до амплитуды пилообразного напр жени , фаза вцходных импульсов первого формировател 13 измен етс от нул до 90 эл. град, в сторону отставани относительно синхронизирующего напр жени . На один вход блока 7 совпадени поступают импульсы высокой частоты от высокочаст отногд, генератора 1, а на другой вход - импульсы с пр мого выхода триггера 2, поэтому на счетный вход счетчика 10 импульсов поступают импульсы высокой частоты в первой половине каждого полупериода синхронизирующего напр жени триггера 3На один вход блока 8 совпадени поступают импульсы высокой частоты от высокочастотного генератора 1, а на другой вход - импульсы с инверсного выхода {п-1)-го триггера 2, поэтому на счетный вход счетчика 11 импульсов поступают импульсы высокой частоты во второй пловине каждого полупериода синхронизирующего напр жени с выхода триггера 3В случае отставани импульсов первого формировател 13 от синхронизирующего напр жени на угол d на выходе элемента ИСКЛЮЧАОДЕЕ ИЛИ в первой половине формируютс импульсы, длительность которых равна углу oi. Эти импульсы поступают одновременно на входы установки счетчиков 10 и 11, удержива их в нулевом состо нии. После переключени первого формировател 13, сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 становитс равным нулю и счетчик 10 начинает заполн тьс импульсами высокой частоты. В момент времени, соответствующий половине чпервого полупериода синхронизирующего напр жени , поступление импульсов выходной частоты прекращаетс . При этом информаци о количестве подсчитанных импульсое., регистрируетс схемой 12 сравнени кодов. Во второй половине каждого полупериода синхронизирующего напр жени вступает в работу счетчик 11 импульсов . В момент времени, когда количество импульсов, поступающих на счетчик 11, будет равно количеству импульсов , поступивших на счетчик 10, на выходе схед4 1 12 сравнени кодов формируетс сигнал, под действием которого переключаетс второй формирователь k импульсов управлени . Таким образом формируетс втора последовательность управл ющих импульсов , сдвинута на угол d относительно синхронизирующего напр жени , на d-1 % сторону опережени в отличие от первой последовательно сти импульсов управлени , сдвинутой на угол относительно синхрониейрующего напр жени с отставанием. В результате фаза выходного напр жени инвертора строго равна фазе синхронизирующего напр жени во всем диапазоне изменени угла. Применение изобретени позвол ет повысить точность управлени , стабильность фазы выходного напр жени инвертора, вследствие исключени вли ние формы развертывающего напр жени и гистерезиса компаратора. Формула изобретени Устройство дл управлени инвертором , содержащее блок синхронизации , состо щий из высокочастотного генератора, соединенного с делителем частоты на п.-триггерах, фop 1рователь развертывающего напр жени , подключенный входом к пр мому выходу {п-1)-го триггера делител частоты, выходом к первому входу компаратора, второй вход которого подключен к источнику управл ющего напр жени , первый и второй формиро тели управл ющих импульсов с одним тактовым и двум управл ющими входа ми, тактовый вход первого из которы подключен к выходу компаратора, пер ВЫИ и второй счетчики импульсов, отличающеес тем, что, с целью повышени точности управлеп ни , оно снабжено первым и вторым блоками совпадени , элементом ИСКЛЮЧАЮЩЕЕ ИЛИ и блоком сравнени ко дов, причем- выход блока сравнени кодов подключен к тактовому входу второго формировател управл ющих импульсов, управл ющие входы которого подключены к соответствующим управл ющим входам первого формировател управл к цих импульсов и соот- ветственно к пр мому и инверсному выходам п-го триггера делител ча стоты, входы блока сравнени кодов подключены к выходам счетчиков импульсов , входы установки которых подключены к выходам элементна ИСКЖ)ЧАЩЕЕ ИЛИ, один вход которого подключен к пр мому выходу п-го триггера делител частоты, другой - к пр - мому выходу первого формировател управл ющих импульсов, счетный вход каждого счетчика импульсов подключен к выходу соответствующего блока совпадени , одни входы которых подключены к выходу высокочастотного генератора , а другие входа подключены соответственно к пр мому и инверсному выходам (n-i)-ro триггера делител частоты. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР tf , кл. Н 92 Р 13/16, Н 09 К 7/10. .
- 2.Патент США tf , 323-66, .1962.
- 3.Авторское свидетельство СССР по за вке № 2б71323/24-07, 1979.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792785381A SU961097A1 (ru) | 1979-06-20 | 1979-06-20 | Устройство дл управлени инвертором |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792785381A SU961097A1 (ru) | 1979-06-20 | 1979-06-20 | Устройство дл управлени инвертором |
Publications (1)
Publication Number | Publication Date |
---|---|
SU961097A1 true SU961097A1 (ru) | 1982-09-23 |
Family
ID=20835970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792785381A SU961097A1 (ru) | 1979-06-20 | 1979-06-20 | Устройство дл управлени инвертором |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU961097A1 (ru) |
-
1979
- 1979-06-20 SU SU792785381A patent/SU961097A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3911368A (en) | Phase interpolating apparatus and method | |
US3633113A (en) | Timed pulse train generating system | |
US3137818A (en) | Signal generator with external start pulse phase control | |
US4035663A (en) | Two phase clock synchronizing method and apparatus | |
SU961097A1 (ru) | Устройство дл управлени инвертором | |
US3671872A (en) | High frequency multiple phase signal generator | |
SU782138A1 (ru) | Генератор импульсов | |
SU1056438A1 (ru) | Устройство дл формировани последовательности импульсов | |
KR100213584B1 (ko) | 펄스 신호열의 체배 회로 및 체배화 방법 | |
SU930686A1 (ru) | Делитель частоты следовани импульсов с нечетным коэффициентом делени | |
SU569001A1 (ru) | Управл емый цифровой делитель частоты дл систем фазовой автоподстройки частоты | |
SU744622A1 (ru) | Устройство дл определени отклонени частоты импульсной последовательности от заданной | |
SU1029403A1 (ru) | Многоканальный генератор импульсов | |
SU1083330A1 (ru) | Умножитель частоты | |
SU680162A1 (ru) | Устройство задержки импульсов | |
SU1584083A1 (ru) | Цифрова управл ема лини задержки | |
SU585513A1 (ru) | Генератор псевдослучайных последовательностей импульсов | |
SU696622A1 (ru) | Устройство синхронизации | |
SU1746522A1 (ru) | Устройство дл управл емой задержки импульсов | |
SU1413542A1 (ru) | Устройство дл цифрового измерени частоты медленно мен ющихс процессов | |
SU524310A1 (ru) | Устройство дискретного умножени частоты | |
SU881992A1 (ru) | Устройство дл дискретного измерени фазы сигнала | |
SU819980A1 (ru) | Устройство синхронизации | |
SU1422181A1 (ru) | Цифровой фазометр | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов |