SU951744A1 - Message compression device - Google Patents

Message compression device Download PDF

Info

Publication number
SU951744A1
SU951744A1 SU802999629A SU2999629A SU951744A1 SU 951744 A1 SU951744 A1 SU 951744A1 SU 802999629 A SU802999629 A SU 802999629A SU 2999629 A SU2999629 A SU 2999629A SU 951744 A1 SU951744 A1 SU 951744A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
delay
block
Prior art date
Application number
SU802999629A
Other languages
Russian (ru)
Inventor
Самуил Ильич Магальник
Владимир Николаевич Силаев
Владимир Михайлович Костин
Original Assignee
Предприятие П/Я В-8058
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8058 filed Critical Предприятие П/Я В-8058
Priority to SU802999629A priority Critical patent/SU951744A1/en
Application granted granted Critical
Publication of SU951744A1 publication Critical patent/SU951744A1/en

Links

Description

(5) УСТРОЙСТВО ДЛЯ СЖАТИЯ СООБЩЕНИЙ(5) DEVICE FOR COMPRESSING MESSAGES

Claims (2)

Изобретение относитс  к технике электрической св зи, предназначено дл  сжати  измерительных сообщений при передаче по каналу св зи и может быть использовано в системах те леметрии, автоматики и св зи. Известно устройство дл  сжати  сообщений, содержащее последователь но соединенные входной фильтр и аналого-цифровой преобразователь, второй вход которого соединен с выходом генератора управл ющих импуль сов и входом счетчика текущего времени , выход которого через первый элемент И, подключен к первому вход решающего блока,а также регистр промежуточных данных, регистр сдвиг и выходной блок выдачи данных .1 J. Однако данное устройство обеспечивает выдачу в реальном времени только существенных ординат контроли руемого процесса с задержкой не более , чем на шаг первичной дискретиза ции,а выдача степени аппроксимирующего полинома и интервала аппроксимации принципиально возможна лишь с задержкой, равной величине интервала аппроксимации, т.е. полное вос(1тановление контролируемогоспроцесса в реальном времени устройство не обеспечивает . Цель изобретени  - сокращение времени сжати  сообщений, а также обеспечение возможности полного восстановлени  контролируемого процесса в реальном масштабе времени. Дл  достижени  этой цели в устройство дл  сжати  сообщений, содержащее последовательно соединенные входной фильтр и аналого-цифровой преобразователь, второй вход которого соединен с выходом генератора управл ющих импульсов и входом счетчика текущего времени, выход которого через первый элемент И подключен к первому входу решающего блока, а также регистр промежуточных данных, рс3 . 95 гистр сдвига и выходной блок выдачи данных, введены блок дифференцировани , дешифратор, триггер, элемент НЕ, элемент ИЛИ, восемь элементов-И и п ть, элементов задержки, выходы которых соединены соответственно с первым входом второго элемента И, с первым, входом элемента ИЛИ, с входом второго элемента задержки, с вторым входом счетчика и с первым входом регистра промежуточных данных, второ вход которого подключен к выходу третьего элемента И, первый вход которого соединен с первыми входами четвертого, п того и шестого элементов И и :с выходом аналого-цифрового преобразовател , второй вход которого соединен с первым входом первого элемента задержки, при этом выход счетчика подключен через дешифратор к вторым входам третьего и четвертого элементов И и ко входу элемента НЕ, выход которого соединен с вторыми входами п того и шестого элемен тов И и с вторым входом второго элемента И, третий вход которого подклю чен к выходу сумматора, а выход второго элемента И через последовательно соединенные триггер и блок дифференцировани  соединен с входом четве того элемента задержки и с первыми входами первого, седьмого, восьмого и дев того элементов И, выход первого элемента И подключен к первому входу выходного блока выдачи данных, выход решающего блока соединен с вто рым входои выходного блока выдачи данных, а второй и .третий, входы подключены соответственно к выходам седьмого и дев того элементов И, второй аход последнего из которых соединен с первым выходом регистра сдвига, вход которого подключен к выходу шестого элемента И, а второй выход регистра сдвига соединен с вторымВХОДОМ восьмого элемента И, выход которого подключен к входу п того элемента задержки и к четвертому входу решающего блока, выход регистра промежуточных данных соеди вн с вторым входом седьмого элемента И, а первый вход сумматора под ключен к второму выходу третьего элемента задержки, вход которого со .единен с выходом п того элемента И и вторым входом сумматора, третий . которого подключен к выходу элемента ИЛИ,первый вход которого соединен с выходом четвертого элемента И. .4 На чертеже показана структурна  электрическа  схема предлагаемого устройства. Устройство дл  сжати  сообщений содержит генератор 1 управл ющих импульсов, аналого-цифровой преобразователь 2, входной фильтр 3, счетчик k текущего времени дешифратор 5, сумматор 6, триггер 7, блок 8 диф;ференцировани , решающий блок 3, выходной блок 10 выдачи данных, регистр 11 промежуточных данных, регистр 12 сдвига, элемент ИЛИ 13, элементы И , элемент НЕ 23, элементы задержки . Устройство работает следующим образом . Принцип работы устройства основан на определении существенных ординат и интервала аппроксимации контролируемого процесса при заданной степени аппроксимирующего полинома путём фиксировани тех ординат исследуемой функции, в которых производна  мен ет свой знак. Интервал между двум  такими ординатами принимаетс  за интервал аппроксимации, аппроксимирующий полином имеет фиксированный вид X д, t + . (1) Дл  определени  коэффициентов полинома (1) предназначен блок решени  системы уравнений, причем эта система формируетс  при трех значени х времени t, соответствующих Х , Ху, Х. , т.е. каждому интервалу аппроксимации , совпадающему с рассто нием между существенными узлами, cootBeTствует свой набор коэффициентов а,, а , а-j и покззание счетчика импульсов с тактового генератора п, определ ющее интервал аппроксимации. Эти параметры и выдаютс  в канал св зи. Исследуемый входной сигнал посту пает на вхдд входного фильтра 3 нижних частот,.Фильтраци  сигнала делаетс  с целью исключени  вли ни  высокочастотных помех на результата последующей обработки. С выхода входного фильтра 3 информаци  поступает на вход аналого-цифрового пре образовател .2, на управл ющий вход которого поступают сигналы с генератора 1 управл ющих импульсов, определ ющие частоту опроса преобразовател  2. С выхода аналого-цифрового преобразовател  .2 информаци  в виде цифровых кодов поступает на входы элементов И 14, 15, 17, 18. На вход счетчика текущего времени подаютс  импульсы с генератора 1 управл ющих импудьсов Состо ние счетчика расшифровываетс  дешифратором 5. Сигнал на первой шине дешифратора 5 (что соответствует прохождению чере аналого-цифровой преобразователь 2 первого из преобразованных чисел) открывают элементы И lA, 17 и этот же сигнал, инвертированный в элемен те НЕ 23, открывает элементы И 15, 16, 18. Таким образом, элементы И 1 17открыты только дл  прохождени  первого числа, а элементы И 15, 1б, 18- дл  всех чисел, кроме первого. С выхода элемента И И первое число через элемент ИЛИ 13поступает на первый вход сумматора, а с выхода элемента И 17 - на первый вход pgгистра 11. Каждое из последующих чисел, начина  со второго, поступают через элемент И 15 на второй (вы читающий) вход сумматора 6, через элемент И 18 - на вход регистра 12 сдвига. После каждого вычитани  содержимое знакового разр да сумматор 6 передаетс  на триггер 7 через эле мент И 16 по сигналам с генератора ..управл ющих импульсов, задержанным элементе задержки 28. Величина заде ки элемента 28 подобрана таким обра зом, чтобы передача знакового разр да сумматора 6 происходила после вычитани  чисел (т.е. передаетс  знак разности двух последовательно поступающих чисел). Сигналы с элемента И 15, задержан ные на элементе 2 задержки, поступают на третий (обнул ющий) вход сумматора 6, а после прохождени  через элемент 25 задержки и элемент ИЛИ 13 числа поступают на первый вход сумматора 6. Блок 8 дифференцировани  , состо щий из дифференцирующей емкости и последовательно включеннйго усилител -формировател , фик сирует изменение знака разности двух последовательно поступающих на сумматор 6 чисел, хран щегос  на три|- гере 7, и формирует управл ющий импульс опроса. По этому импульсу первое число Х из регистра 11 промежуточных данных через элемент И 19, числа Ху..и Ху, из регистра 12 сдвиг через элементы И 20 , 21 передаютс  в решающий блок 9. Показание п счетчика Ц .поступает в блок 9 6 через элемент И 22. Параметры а а, получающиес  в блоке -9 в результате решени  системы из трех линейных алгебраических уравнений, : на первый вход выходного блока 10 выдачи данных, на второй вход которого через элемент И 22 подаетс  показание п счетчика 4, определ ющее интервал аппроксимации между двум  существенными узлами. Импульс опроса, задержанный на элементе 27 задержки, устанавливает счетчик k в положение -The invention relates to electrical communication engineering, is intended to compress measurement messages during transmission over a communication channel, and can be used in systems for telemetry, automation, and communication. A device for compressing messages is known, which contains a series-connected input filter and an analog-to-digital converter, the second input of which is connected to the generator output of control pulses and the input of the current time counter, the output of which through the first element I is connected to the first input of the decision unit, and also the intermediate data register, the shift register and the output data output block .1 J. However, this device provides for real-time output of only significant ordinates of the monitored process with a delay minutes no more than primary discretizations tion step, and listing and extent approximating polynomial approximation interval fundamentally possible only with a delay equal to the approximation interval, i.e., full re-execution (real-time control of the monitored process). The purpose of the invention is to reduce the compression time of messages, as well as to ensure that the controlled process can be fully restored in real time. To achieve this goal, a device for compressing messages containing serially connected input filter and analog -digital converter, the second input of which is connected to the output of the control pulse generator and the input of the current time counter, the output of which go through the first AND element connected to the first input of the decision block, as well as the intermediate data register, pc 3. 95 shift offset and output data output block, a differentiation block, a decoder, a trigger, an NOT element, an OR element, eight AND elements and five are entered delay elements whose outputs are connected respectively to the first input of the second element AND, to the first, input of the OR element, to the input of the second delay element, to the second input of the counter and to the first input of the intermediate data register, the second input of which is connected to the third output About element And, the first input of which is connected to the first inputs of the fourth, fifth and sixth elements And And: with the output of the analog-digital converter, the second input of which is connected to the first input of the first delay element, while the output of the counter is connected via a decoder to the second inputs of the third and the fourth element AND to the input element NOT, the output of which is connected to the second inputs of the fifth and sixth elements AND to the second input of the second element AND, the third input of which is connected to the output of the adder, and the output of the second element And black In series, a trigger and a differentiation unit are connected to the input of the fourth delay element and to the first inputs of the first, seventh, eighth and ninth elements AND, the output of the first element AND are connected to the first input of the output data output unit, the output of the decision block is connected to the second input output block of data output, and the second and third. inputs are connected respectively to the outputs of the seventh and ninth elements And, the second of the last of which is connected to the first output of the shift register, the input of which is connected to the output of the sixth element And, the second output of the shift register is connected to the second INPUT of the eighth element And, the output of which is connected to the input of the fifth delay element and to the fourth input of the decisive unit, the output of the intermediate data register connects vn to the second input of the seventh element And, and the first input of the adder is connected to the second output of the third delay element, whose input is connected to the output of the fifth element AND and the second input of the adder, the third. which is connected to the output of the OR element, the first input of which is connected to the output of the fourth element I. .4 The drawing shows the electrical circuit diagram of the proposed device. The device for compressing messages contains a control pulse generator 1, an analog-to-digital converter 2, an input filter 3, a current time counter k, a decoder 5, an adder 6, a trigger 7, a block 8 differential; a decimator, a decisive block 3, an output block 10 of data output, intermediate data register 11, shift register 12, OR element 13, AND elements, NOT 23 element, delay elements. The device works as follows. The principle of operation of the device is based on the determination of the essential ordinates and the interval of approximation of the controlled process for a given degree of approximating polynomial by fixing those ordinates of the studied function in which the derivative changes its sign. The interval between two such ordinates is taken as the approximation interval, the approximating polynomial has a fixed form Xd, t +. (1) To determine the coefficients of the polynomial (1), a block for solving the system of equations is intended, and this system is formed at three times t, corresponding to X, Hu, X., i.e. each approximation interval, which coincides with the distance between the essential nodes, cootBeT has its own set of coefficients a, a, a-j and the pulse counter from the clock generator n defining the approximation interval. These parameters are provided to the communication channel. The input signal under investigation is received at the input of the input low-pass filter 3. The signal is filtered to eliminate the effect of high-frequency interference on the result of the post-processing. From the output of the input filter 3, information is fed to the input of the analog-digital converter .2, to the control input of which signals are received from the generator 1 of control pulses, which determine the polling frequency of converter 2. From the output of the analog-digital converter .2 information is in the form of digital codes go to the inputs of the AND elements 14, 15, 17, 18. Pulses from the generator 1 of control impulses are sent to the input of the current time counter. The counter state is decoded by the decoder 5. The signal on the first bus of the decoder 5 (which corresponds to t through the passage of the analog-to-digital converter 2 of the first of the transformed numbers) open elements AND lA, 17 and the same signal, inverted in the element NOT 23, opens elements AND 15, 16, 18. Thus, elements AND 1 17 are open only for passing the first number, and the elements And 15, 1b, 18- for all numbers, except the first. From the output of the element AND AND the first number through the element OR 13 enters the first input of the adder, and from the output of the element 17 - to the first input of the registrar 11. Each of the following numbers, starting with the second, comes through the element 15 to the second (you are reading) input adder 6, through the element And 18 to the input of the register 12 shift. After each subtraction, the content of the sign bit of the adder 6 is transmitted to the trigger 7 through the element AND 16 according to signals from the control pulse generator delayed by the delay element 28. The magnitude of the element 28 is selected so that the transfer of the sign bit of the adder 6 occurred after subtracting the numbers (i.e. the sign of the difference of two consecutive incoming numbers). The signals from element 15, delayed by element 2 of the delay, arrive at the third (zeroing) input of adder 6, and after passing through delay element 25 and the element OR 13 numbers arrive at the first input of adder 6. Differential unit 8 consisting of the differentiating capacitance and the sequentially switched amplifier amplifier fixes the change in the sign of the difference between the 6 consecutive numbers on the adder 6 numbers stored on three | - hera 7, and forms the control polling pulse. According to this pulse, the first number X from the register 11 intermediate data through the element And 19, the numbers Hu.and Hu, from the register 12, the shift through the elements And 20, 21 are transmitted to the decision unit 9. The reading n of the counter Z enters the block 9 6 through element AND 22. Parameters aa, obtained in block -9 as a result of solving a system of three linear algebraic equations: at the first input of the output data output unit 10, to the second input of which, through the element 22, an indication π of counter 4, determining the interval approximations between two significant nodes. The polling pulse delayed on the delay element 27 sets the counter k to position - 2. Из выходного блока 10 выдачи данных параметры а,а, а, п выдаютс  в канал св зи. Число с выхода И 20 через элемент 2б задержки поступает на регистр 11, где оно хранитс  как число Х, следующего интервала аппроксимации. Далее весь цикл работы устройства повтор етс . Такое выполнение устройства позвол ет производить одновременную выдачу в канал св зи как существенных ординат, так и коэффициентов аппроксимирующего полинома (а,а,а величину интервала аппроксимации, характеризуемую показанием счетчика п. В результате обеспечиваетс  полное восстановление контролируемого процесса в реальном масштабе времени , что позвол ет существенно расширить область применени  известного устройства. Формула изобретени  Устройство дл  сжати  сообщений, содержащее последовательно соединенные входной фильтр и аналого-цифровой преобразователь, второй вход которого соединен с выходом генератора управл ющих импульсов и входом счетчика текущего времени, выход которого через первый элемент И подключен к первому входу решающего бло ка, а также регистр промежуточных данных, регистр сдвига и выходной блок выдачи данных, отличающеес  тем, что, с целью сокращени  времени сжати  сообщений, введены блок дифференцировани , дешифратор , триггер, элемент НЕ, элемент ИДИ, восемь элементов И и п ть элементов задержки, выходы которых соединены соответственно -с первым входом второго элемента И, с первым входом элемента ИЛИ, с входом элемента задержки, с вторым входом2. From the output data output unit 10, the parameters a, a, a, n are output to the communication channel. The number from the output AND 20 through the delay element 2b goes to register 11, where it is stored as the number X of the next approximation interval. Further, the entire operation cycle of the device is repeated. Such an embodiment of the device allows simultaneous delivery of both significant ordinates and coefficients of the approximating polynomial to the communication channel (a, a, and the approximation interval value, characterized by counter n. As a result, the controlled process is fully restored in real time, which allows It does not significantly expand the scope of application of the known device. Formula of message compression device containing serially connected input filter and An analog-to-digital converter, the second input of which is connected to the output of the control pulse generator and the input of the current time counter, the output of which through the first element I is connected to the first input of the decisive block, as well as the intermediate data register, the shift register and the output data output block, different In order to reduce message compression time, a differentiation unit, a decoder, a trigger, an NOT element, an IDN element, eight AND elements and five delay elements, whose outputs are connected respectively, are entered. -c first input of the second AND gate, the first input of the OR gate, to the input of the delay element, a second input
SU802999629A 1980-10-30 1980-10-30 Message compression device SU951744A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802999629A SU951744A1 (en) 1980-10-30 1980-10-30 Message compression device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802999629A SU951744A1 (en) 1980-10-30 1980-10-30 Message compression device

Publications (1)

Publication Number Publication Date
SU951744A1 true SU951744A1 (en) 1982-08-15

Family

ID=20924331

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802999629A SU951744A1 (en) 1980-10-30 1980-10-30 Message compression device

Country Status (1)

Country Link
SU (1) SU951744A1 (en)

Similar Documents

Publication Publication Date Title
SU1107760A3 (en) Digital analyzer of spectrum of signal frequency-quantized and coded for indentification of several particular frequencies
SU951744A1 (en) Message compression device
SU1605254A1 (en) Device for performing fast walsh-adamar transform
SU955031A1 (en) Maximum number determination device
SU1383428A1 (en) Device for adaptive compression of information
RU1815796C (en) Digital balanced filter
SU1448394A2 (en) Frequency multiplier
SU1589314A1 (en) Device for coding sound signals in frequency domain
SU416718A1 (en) DEVICE FOR CHECKING CONVERTER ANGLE - CODE
SU1429136A1 (en) Logarithmic a-d converter
SU928345A2 (en) Discrete pulse repetition frequency multiplier
SU1376083A1 (en) Random event flow generator
RU1807568C (en) Device for detection of symmetrical signals
SU1739481A1 (en) Apparatus for preliminary filtering of input signals of narrow-band digital filters
SU1180953A1 (en) Device for reception and transmission of information
SU790267A1 (en) Time interval analyzer
SU834735A1 (en) Telemetering system
SU1107336A2 (en) Vertical synchronization device
SU1517136A1 (en) Series-to-parallel code converter
SU725072A1 (en) Device for determining maximum number from a series of numbers
SU1083345A2 (en) Digital filtering device
SU949823A1 (en) Counter
SU1196863A1 (en) Digital-frequency computing device
SU919066A1 (en) Follow-up digital frequency multiplier
SU1019645A1 (en) Bipulse signal receiver