SU951699A1 - Пр моугольный дешифратор - Google Patents

Пр моугольный дешифратор Download PDF

Info

Publication number
SU951699A1
SU951699A1 SU802939062A SU2939062A SU951699A1 SU 951699 A1 SU951699 A1 SU 951699A1 SU 802939062 A SU802939062 A SU 802939062A SU 2939062 A SU2939062 A SU 2939062A SU 951699 A1 SU951699 A1 SU 951699A1
Authority
SU
USSR - Soviet Union
Prior art keywords
units
code
elements
output
inputs
Prior art date
Application number
SU802939062A
Other languages
English (en)
Inventor
Валерий Михайлович Трусфус
Михаил Валентинович Хизов
Вадим Валерьевич Трусфус
Original Assignee
Казанский Ордена Трудового Красного Знамени Авиационный Институт Им.А.Н.Туполева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Казанский Ордена Трудового Красного Знамени Авиационный Институт Им.А.Н.Туполева filed Critical Казанский Ордена Трудового Красного Знамени Авиационный Институт Им.А.Н.Туполева
Priority to SU802939062A priority Critical patent/SU951699A1/ru
Application granted granted Critical
Publication of SU951699A1 publication Critical patent/SU951699A1/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

(54) ПРЯМОУГОЛЬНЫЙ ДЕШИФРАТОР
1
Изобретение относитс  к области , автоматики и вычислительной техники.
Известны пр моугольные дешифраторы , содержащие элементы И 1 .
Недостатком известного устройства  вл етс  низка  надежность функционировани . .
Наиболее близок по техническому решению к предложенному пр моугольный дешифратор, содержащий И входных шин и 2 элементов И, входы которых соединены с соответствующими входными шинами, а выход каждого из элементов И подключен к одноименной выходной шине 2,
Недостатком известного устройства  вл етс  низка  надежность функционировани .
Цель изобретени  - повышение надежности пр моугольного дешифратора.
Указанна  цель достигаетс  тем, что в пр моугольный дешифратор, содержащий VI входных шин и 2 элементов И, входы которых соединены
С соответствующими входными.шинами, а выход каждого из элементов И подключен к одноименной выходной шине , введены инверторы и преобразователь двоичного кода в код количества единиц, входы которого соединены с входными шинами, а каждый из выходов через соответствующий инвертор подключен к дополнительным входам тех элементов И, в кодах количества единиц номеров которых имеютс  нулевые значени  в разр дах одноименных с номерами выходов преобразовател  двоичного кода а. код количества единиц.
На чертеже представлена функциональна  схема, пр моугольного дешифратора .

Claims (2)

  1. Пр моугольный дешифратрр содержит входныешины 1, элементы И 2, входы которых соединены с соответствующими входными шинами 1, а выход каждого из элементов И 2 подключен к одноименной выходной шине 3, преобразова3 тель k двоичного кода в код количества; единиц, входы которого соеди нены с входными шинами 1, а каждый и выходов через соответствующий инвертор 5 подключей к дополнительным входам тех элементов И 2, в кодах количества единиц номеров которых имеютс  нулевые значени  в разр дах одноименных с номерами выходов преобразовател  k двоичного кода в код количества единиц. Пр моугольный дешифратор работает следующим образом. В случае и 3 при подаче на входнью шины 1 двойного кода 101 с выходов преобразовател  k снимаетс  код количества единиц в рассматриваемом двоичном коде (10 J,,В результате на выходе п того элемента И 2, входы ко торого подключены к первой и третьей входным шинам 1 и через инвертор 5 к второму вь1ходу преобразовател  единичный логический уровень, а на остальных выходных шинах 3 - нулевые логические уровни. . Таким образом, за счет введени  инверторов и преобразовател  двоичного кода в код количества единиц в пр моугольный дешифратор достигаетс  упрощение последнего И.тем самым повышение его надежности. 9 Формула изобретени  Пр моугольный дешифратор, содержащий и входных шин и 2 элементов И, входы которых соединены с соответствующими входными шинами, а выход каждого из элементов И подключен к одноименной выходной шине, отличающийс  тем, чту с целью повышени  надежности, в него введены инверторы и преобразователь двоичного кода в код количества единиц, входы которого соединены с; входными шинами, а каждый из выходов через соответствующий инвертор подключен к дополнительным входам тех элементов И, в кодах количества единиц номеров которых имеютс  нулевые значени  в разр дах одноименных с номерами выходов преобразовател  двоичного кода в код количества единиц. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 29530, кл. Н 03 К 13/2i, 25.05.7.
  2. 2.Букреев И.Н. и др.. Микроэлектронные схемы цифровых устройств. М., Сов. радио, 1975, с. 312, 7, 3 (прототип).
SU802939062A 1980-06-10 1980-06-10 Пр моугольный дешифратор SU951699A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802939062A SU951699A1 (ru) 1980-06-10 1980-06-10 Пр моугольный дешифратор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802939062A SU951699A1 (ru) 1980-06-10 1980-06-10 Пр моугольный дешифратор

Publications (1)

Publication Number Publication Date
SU951699A1 true SU951699A1 (ru) 1982-08-15

Family

ID=20901447

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802939062A SU951699A1 (ru) 1980-06-10 1980-06-10 Пр моугольный дешифратор

Country Status (1)

Country Link
SU (1) SU951699A1 (ru)

Similar Documents

Publication Publication Date Title
KR840005228A (ko) 갈로이스계의 원소 제산용 장치
EP0270219A2 (en) Reduced parallel EXCLUSIVE OR and EXCLUSIVE NOR gate
US5129066A (en) Bit mask generator circuit using multiple logic units for generating a bit mask sequence
EP0543517B1 (en) A circuit detecting the position of an extreme "1" bit in a binary number
JPH01271833A (ja) シフタ
SU951699A1 (ru) Пр моугольный дешифратор
EP0661820B1 (en) Parallel-to-serial data conversion circuit
US3449555A (en) Parallel binary to binary coded decimal and binary coded decimal to binary converter utilizing cascaded logic blocks
EP0402532B1 (en) Residue arithmetic apparatus
SU911725A1 (ru) Преобразователь позиционного кода в кодлибау-крейга
JPS57132268A (en) Digital signal processing circuit
US3705299A (en) Circuit arrangement for converting a decimal number coded in the bcd code into a pure binary number
GB965749A (en) Improvements relating to devices for dividing numbers
SU902264A1 (ru) Реверсивный счетчик
SU930665A1 (ru) Преобразователь двоично-дес тичного кода в дес тичный
SU468236A1 (ru) Устройство дл преобразовани кодов
SU733029A1 (ru) Многостабильный триггер
SU991409A1 (ru) Устройство дл определени количества единиц в двоичном числе
SU849204A1 (ru) Устройство дл сравнени двоичныхчиСЕл
SU1605935A3 (ru) Способ перекодировани @ -разр дных кодовых слов и устройство дл его осуществлени
SU506129A1 (ru) Логический модуль
SU1730628A1 (ru) Устройство дл предсказани четности результата сдвигател
SU782167A1 (ru) Счетчик со взвешенным кодированием
SU894699A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
EP0308061A2 (en) Mask generation circuit