SU951311A1

SU951311A1 - Logic circuit state analysis device

Info

Publication number: SU951311A1
Application number: SU803219103A
Authority: SU
Inventors: Виталий Николаевич Балджи; Иван Иванович Бондаренко; Тарас Константинович Коробцов; Александр Григорьевич Майлис; Борис Васильевич Ткаченко
Original assignee: Производственное Объединение "Ждановтяжмаш"
Priority date: 1980-12-11
Filing date: 1980-12-11
Publication date: 1982-08-15

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации средств контроля и диагностики от- казов логических узлов.The invention relates to automation and computer engineering and can be used in the implementation of means for monitoring and diagnosing failures of logical nodes.

Известно устройство для анализа изменений состояний, содержащее генератор кодов и логический анализатор состояний [ 1 ] . 10A device for analyzing state changes, containing a code generator and a logical state analyzer [1]. 10

Однако это устройство имеет ограниченные функциональные возможности, так как фиксирует только абсолютные (относительно некоторого наперед заданного уровня) изменения состояний схемы на одном контакте при по- 15 даче каждой очередной, кодовой комбинации . В результате не учитывается изменение сигналов на контактах проверяемой схемы относительно друг друга. При этом теряется важная информация, позволяющая судить о правильности передачи сигналов по цепям схемы.However, this device has limited functionality, since it only captures absolute (with respect to a certain predetermined level) changes in the states of the circuit on one contact during 15 each subsequent code combination. As a result, the change in the signals at the contacts of the circuit under test with respect to each other is not taken into account. In this case, important information is lost, which makes it possible to judge the correctness of signal transmission along the circuitry of the circuit.

Наиболее близким техническим решением к изобретению является устрой- 25 ство, содержащее две электрические цепи, каждая из которых образована последовательно соединенным элементом ИМПЛИКАЦИЯ и триггером, причем первый вход первого элемента ИМПЛИ-^ ‘ 30The closest technical solution to the invention is a device containing two electrical circuits, each of which is formed by a series-connected element IMPLICATION and a trigger, with the first input of the first element IMPLI- ^ ‘30

КАЦИЯ и второй вход второго элемента ИМПЛИКАЦИЯ подключены к первому входу устройства, а второй вход первого элемента ИМПЛИКАЦИЯ и первый вход второго элемента ИМПЛИКАЦИЯ подключены к второму входу устройства, выходы триггеров подсоединены к входам элемента И, к выходу которого подключены первый элемент индикации и вход инвертора, к выходу которого подсоединен второй элемент индикации [2].KACIA and the second input of the second IMPLICATION element are connected to the first input of the device, and the second input of the first IMPLICATION element and the first input of the second IMPLICATION element are connected to the second input of the device, the outputs of the triggers are connected to the inputs of the And element, to the output of which the first indication element and the inverter input are connected, the output of which is connected to the second display element [2].

Недостатками известного устройства являются невозможность автоматической быстродействующей регистрации числа изменений состояний между двумя контрольными точками измеряемой схемы, подсоединенными ко входам устройства анализа, а также снижение быстродействия, обусловленное сбросом триггеров вручную при необходимости повторного использования устройства.The disadvantages of the known device are the impossibility of automatic high-speed registration of the number of state changes between two control points of the measured circuit connected to the inputs of the analysis device, as well as a decrease in speed due to manual reset of triggers if it is necessary to reuse the device.

Цель изобретения - повыиение быстродействия устройства.The purpose of the invention is to improve the performance of the device.

Поставленная цель достигается тем, что в устройство для анализа состояния логических схем, содержащее элемент индикации, первый и второй элементы ИМПЛИКАЦИЯ, соединенные первыми входами с первым входом устройства, вторыми входами - с вторым входом устройства, выходами - с соответствующими первыми входами первого и второго триггеров, соединенных выходами с первым и вторым входами элемента И соответственно,введены первый и второй формирователи, элемент ИЛИ и счетчик, соединенный выходами с входом элемента индикации первым входом - с третьим входом устройства и с вторыми входами первого и второго триггеров, вторым входом - с выходом элемента ИЛИ, соединенного первым и вторым входами через первый и второй формирователи соответственно с первым и вторым вхо дами элемента И, соединенного третьим входом с третьим входом устройства, а выходом - с третьими входами первого и второго триггеров.This goal is achieved by the fact that in the device for analyzing the state of logic circuits containing an indication element, the first and second elements are IMPLICATION connected by the first inputs to the first input of the device, the second inputs to the second input of the device, the outputs to the corresponding first inputs of the first and second triggers connected by the outputs to the first and second inputs of the AND element, respectively, the first and second formers, the OR element, and the counter connected by the outputs to the input of the indication element by the first input are introduced - one third m the input of the device and with the second inputs of the first and second triggers, the second input with the output of the OR element, connected by the first and second inputs through the first and second formers, respectively, with the first and second inputs of the element And, connected by the third input to the third input of the device, and the output - with the third inputs of the first and second triggers.

На чертеже приведена блок-схема устройства.The drawing shows a block diagram of a device.

Устройство содержит первый 1 и второй 2 входы, первый 3 и второй 4 элементы ИМПЛИКАЦИЯ, первый 5 и второй б триггеры, первый 7 и второй 8 формирователи, элемент И 9, элемент ИЛИ 10, счетчик 11, элемент индикации 12, третий 13 и четвертый 14 входы.The device contains the first 1 and second 2 inputs, the first 3 and second 4 elements IMPLICATION, the first 5 and second b triggers, the first 7 and second 8 shapers, element And 9, element OR 10, counter 11, display element 12, third 13 and fourth 14 entrances.

Устройство работает следующим образом.The device operates as follows.

Входы 1 и 2 устройства подсоединяются к двум каким-либо контактам контролируемой логической схемы. На входы схемы подается последовательность кодовых комбинаций, вызывающая изменение логических сигналов на ее контактах. При появлении, например, на входе 1 логического сигнала ''0’’, а на входе 2 сигнала ''1¹¹ срабатывает элемент ИМПЛИКАЦИЯ 3. Это вызывает переброс триггера 5 , а также срабатывание цепочки, состоящей из связанных с ним формирователя 7, элемента ИЛИ 10 и счетчика 11. Формирователь 7 формирует из выходного потенциала триггера кратковременный импульс. После срабатывания триггера 5 на входе элемента И 9 появляется первый разрешающий сигнал, а на счетчике 11 фиксируется ’’ ' 1 ’ ’ , означающая появление первой комбинации 01 на входах. При инвертировании сигналов на входных зажимах устройства (т.е. при появлении комбинации 10) срабатывает элемент ИМПЛИКАЦИЯ 4 и связанный с ним триггер 6., что вызывает срабатывание формирователя 4, элемента ИЛИ 10 и счетчика 11. Это значит, что логические сигналы на контактах контролируемой схемы, к которым присоединены щупы устройства, одновременно прошли состояния ' ’ 1 ' ’ - ’’о¹' и ’’О'' - ' '1 ' ' . Появление логической ¹¹1'* на выхо де триггера 6 вызывает появление второго разрешающего сигнала на вход элемента И 9. Следующий тактовый импульс, приходящий с контролируемой схемы, вызывает сброс триггеров 5 и 6 в исходное состояние, после чего устройство вновь готово к работе. Число циклов изменений состояний фиксируется на счетчике 11 и отображается элементом индикации 12.Inputs 1 and 2 of the device are connected to two any contacts of the controlled logic circuit. A sequence of code combinations is fed to the inputs of the circuit, causing a change in the logical signals at its contacts. When, for example, at the input 1 of the logical signal '' 0 '' appears, and at the input 2 of the signal '' 1 ^11, the element IMPLICATION 3 is triggered. This causes a flip of trigger 5, as well as the triggering of the chain consisting of the element 7 associated with it OR 10 and counter 11. Shaper 7 generates a short-term pulse from the output potential of the trigger. After the trigger 5 is triggered, the first enable signal appears at the input of the And 9 element, and on the counter 11 is fixed '''1'', which means the appearance of the first combination 01 at the inputs. When inverting the signals at the input terminals of the device (i.e., when combination 10 appears), the element IMPLICATION 4 and the associated trigger 6. are triggered, which triggers the driver 4, element OR 10 and counter 11. This means that the logic signals on the contacts of the controlled circuit to which the probes of the device are connected, at the same time the states''1''-''about ¹ ' and '' O '' - '' 1 '' passed. The appearance of a logical ¹¹ 1 '* at the output of trigger 6 causes the appearance of a second enable signal to the input of element And 9. The next clock pulse coming from the controlled circuit causes the triggers 5 and 6 to reset to the initial state, after which the device is again ready for operation. The number of cycles of state changes is fixed on the counter 11 and displayed by the display element 12.

Предлагаемое устройство для анализа состояний логических схем может быть использовано при наладке и диагностике неисправностей логических схем как при проектировании, так и в производственных условиях, поскольку позволяет точно указать два контакта контролируемой схемы, число изменений состояний которых относительно друг друга не равно аналогичной величине заведомо исправной схемы при прогонке одной и той же входной последовательности. Эта проверка для каждой пары контактов может производиться раздельно, независимо от любой другой контролируемой пары, что дает возможность проверять не только отдельные элементы, но и их группы. Кроме этого, при объединении в блок нескольких устройств анализа их можно использовать для получения тестовой последовательности путем отбора из всей совокупности входных приборов контролируемой схемы тех, которые вызывают взаимное инвертирование сигналов на контактах, подключенных к входам каждого из устройств анализа, входящих в блок. При использовании предлагаемого устройства повышается быстродействие анализа за счет использования автоматической регистрации числа переключений и автоматического сброса устройства в исходное состояние после регистрации переключения.The proposed device for analyzing the state of logic circuits can be used for setting up and diagnosing faults in logic circuits both during design and in production conditions, since it allows you to accurately specify two contacts of a controlled circuit whose number of state changes relative to each other is not equal to the value of a known-good circuit when running the same input sequence. This check for each pair of contacts can be done separately, regardless of any other controlled pair, which makes it possible to check not only individual elements, but also their groups. In addition, when combining several analysis devices into a block, they can be used to obtain a test sequence by selecting from the entire set of input devices of a controlled circuit those that cause mutual inversion of the signals at the contacts connected to the inputs of each of the analysis devices included in the block. When using the proposed device, the analysis performance is improved due to the use of automatic registration of the number of switches and automatic reset of the device to its original state after the registration of the switch.

Claims

1.Electronics. Per. from English 1972, 4, p. 66

2.Assignment of the USSR on the application D 2741041 / 18-21,

cl. G 01 R 31/28, 1979 (prototype).