Claims (2)
Устройство относитс к цифровой электроизмерительной технике и может быть применено в цифровых измерител1 ных приборах, устройствах автоматики и вычислительной техники. Известен аналого-цифровой преобраэователь , содержащий два аналоговых запоминающих устройства, блок управл емы резисторов, два аналого-цифровых преобразовател , устройство управлени , масшта&1ое устройство и сумматор Cll Этот преобразователь позвол ет проиэ вести коррекцию погрешностей, зависимых от конечности входного сопротивлени устройства, однако не позвол ет производить коррекцию нестабильности параметров аналого-цифрового преобразовател и, таким образом, имеет небольшую точность. Известен также аналого-цифровой пре .образователь (АЦП), содержащий аналоговый запоминающий блок, подключенный выходом к первому входу блока сравнени , второй вход которого соединен с вы ХОДОМ цифро-аналоглвого преобразовател (ЦАП), блок управлени блок коррекции, ключи, два aneMeifra ИЛИ, блок установки кода нул , подключенный выходом к входам блока управлени , блок регулирующих резисторов, два элемента НЕ, п ть элементов И, генератор тактовых импульсов, аналоговый мультиплексор, реверсивный счетчик, счетчик, триггер коррекции, соединенный выходам с входами первых элементов НЕ, И и реверсивного счетчика 2 . Основным элементом, определ ющим характеристики аналого-цифрового преобразовател , есть блок сравнени . Точность преобразовани в аналого-цифровом преобразователе обычно достигаетс путем увеличени разр дности цифро-аналогового преобразовател , т.е. увеличением числа высокочастотных резисторов, требующих специальной юстировки и ключей. При этом увеличиваетс число элементов и, соответственно, разбцос их параметров , повышаютс требовани к разрешающей способности блока сравнени , котора принципиально ограничена. Увеличение разр дности цифро-аналогового преобразовател вьпие определ емых пределов и приводит к нестабильности характеристики аналого-цифрового преобразовател и снижению точности преобразовани , напр жени сигнала в цифровой код. Цель изобретени - повышение томности преобразовани напр жени в код. При этом аналого-цифровым преобразова телем, содержащим ц -разр дный цифроаналоговый преобразователь, обеспечиваетс точность, обыкновенно достигаема пр1 1менением 2 -разр дного цифро;аналогового преобразовател . Поставленна цель достигаетс тем, что в аналого-цифровой преобразователь, содержащий аналоговый гзЕШОМИнакщий блок, первый вход которого соединен с первым выходом блока управлени , труппа управл к цих выходов которого подключена к цифровым входам цифроаналогового преобразовател , аналогх)вый вых которого соединен с первым входом блока сравнени , подключенного выходом к входу блока управлени , дополнительно введены ключ, аналоговый вычитатель, усилитель, второй аналоговый запомИнающий блок, два оперативных зеаюминаю ,щих блока и сумматор, при этом второй вход первого аналогового запоминающег блока соединен с входной шиной, а выхо соединен с первым входом аналогового. вычитател и первым входом клвэча, вто рой и третий входы которого соединены соответственно с выходом второго анало гового запоминающего блока и вторым выходом блока управлени , причем выхо ключа соединен с вторым входом блока сравнени , первый вход которого соединен с вторым входо1у1 аналогового вычи-т тател , выход которого соединен -с входом усилител , выходкоторого подклюпче к первому входу второго аналогового за поминающего блока, второй вход которо го соединен с третьим выходом блока управлени , группа информационных выходов которого соединена с группами ин формационных входов первого и второго оперативных запоминающих блоков, вход записи которых, соответственно, подклю чены к- четвертому и п тому выходам блока управлени , шестой выход которог соединен с третьим входом сумматора, перва и втора группа входов которого соединены соответственно с группой вы ходов первого и второго оперативных запоминающих блоков, а выход подключен к выходной щине. На чертеже показана структурна схема предлагаемого преобразовател . Устройство содержит первый аналоговый запоминающий блок 1, ключ 2, блок 3 сравнени , цифроаналоговый преобразователь 4, блок 5 управлени , первый оперативный запоминающий блок 6, сумматор 7, второй оперативный запоминающий блок 8, аналоговы-й вычитатель 9, усилитель 10 и второй аналоговый запоминающий блок. Аналого-цифровой преобразователь работает следующим образом. Цикл аналого-цифрового преобразовани состоит из двух этапов, и .начинаетс с приходом тактового импульса от блока 5 управлени на первый аналоговый запоминающий блок 1, при этом он-устанавливаетс в режим запоминани мгновенного значени входного сигнала, который длитс на прот жении первого такта, остальное врем айалоговь1й запоминающий блок 1 находитс в режиме хранени . Выборка сигнала с аналогового запоминающего блока 1. через замкнутый ключ 2 подаетс на блок 3 сравнени , и с второго такта начинаетс процесс поразр дного уравновещивани . Через п тактов Поразр дного уравновещивани (о определ етс числом разр дов цифроаналогсивого преобразовател ) результат пораз- , р дного уравновешивани с блока 5 управлени переписываетс по сигналу с блока 5 управлени в первый оперативный запоминающий блок 6. Результат уравновещивани с аналогового выхода цифроаналогового преобразовател 4 подаетс на второй вход аналогового вычитател 9, на первый вход которого посто нно подаетс сигнал с первого аналогового запоминакщего блока 1. Результат разности напр жений усиливаетс усилителем Ю скоэффициентом усилени 2 и подаетс на второй аналоговый запоминающий блок 11, на этом заканчиваетс первый этап преобразовани . На первом такте второго этапа преобразовани усиленна в 2 раза разр дность выходных напр жений первого аналогового запоминающего блока 1 и цифроаналогового преобразовател 4 по сигналу с блока 5 управлени запоминаетс вторым аналоговым запоминающим блоком 11. На втором такте второго этапа преобразовани по сигналу с блока 5 управлени ключ 2 отключает первый аналоговый запоминающий блок 1 от бт1 ка 3 сравнени .и подключает к нему второй аналоговый запоминакадий блок 1 Усиленна в 2 раза разр дность напр жений преобразуетс по алгоритму пораз р дного уравновешивани в цифровой код. Через г тактов неразр дного уравновеши вани результат записываетс по сигналу с блока 5 управлени во второй оператив ный запоминающий блок 8. На этом заканчиваетс второй этап преобразовани . Результаты поразр дного уравновешивани первого и второго этапов цикла преобразовани , записанные в первом и втором оперативных запоминакших блоках 6 и 8 , по сигналу с блока 5 управлени сум отруютс сумматором 7. Результат на выходе сумматора 7 вл етс результатом аналого-цифрового преобразовани . На этом цикл преобразовани заканчиваетд , и следующий цикл повтор етс в такой же последовательности. По сравнению с известным устройством предлагаемый аналого-цифровой преобразователь позвол ет получить более . точное представление значени аналоговр го сигнала в цифровом коде без увеличени разр дности ЦАП и разрешающей способности блока управлени . Применение 11АП, обладающего повышенной точностью представлени кода, целесообразно при формировании массивов данных дл расчета на ЭВМ характе ристики случайных процессов, так как он позвол ет повысить точность вычислени избежать ошибочных результатов и, таКИМ образом, привести к экономии средс Использование предлагаемого изобретени целесообразно при построении высокочастотных аналого-цифровых преобразователей , позвол ющих работать с сигналами в широкой полосе частот, например , при построении автоматического устройства ввода аналоговых сигналов в ЭВМ. Формула изобретени Аналого-цифровой преобразователь, содержащий аналоговый запоминающий блок, первый вход которого соединен с первым выходом блока управлени , группа управл ющих выходов которого подключена к цифровым входам 11ифроаналогов1 го преобразовател , аналоговый выход которого соединен с первым входом блока сравнени , подключенного выходом к входу блока управлени , отличающийс тем, что, с целью повышени точности преобразовани , в него дополнительно введены ключ, аналоговый вычитатель , усилитель, два оперативных запоминающих блока, сумматор и второй аналоговый запоминакадий блок, при этом второй вход первого аналогового запоминаюцего блока соединен с входной шиной, а выход соединен с первым входом аналогового вьгчитател и первым входом ключа, второй и третий входы которого соединены соответственно с выходом второго аналогового запоминающего блока к вторым выходом блока управлени , причем выход ключа соединен с Вторым входом блока сравнени , первый вход которого соединен с вторым входом аналогового вычитател , выход которого соединен с входом усилител , выход которого подключен к первому входу второго аналснговогч запоминакщего блока, второй вход которого соединен с третьимвыходом блока управлени , группа информационных выходов которого соединена с группами информационных входов первого и второго оперативных запоминак дих блоков, входы записи которых , соответственно, подключены к четвертому и п тому .выходам блока управлени , шестой выход которого соединен с третьим входом сумматора, перва и втора группа входов которого соединены соответственно с группой выходов первого и второго оперативных запоминающих блоков, а выход подклю- чен к выходной шине. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 356776, кл. Н ОЗ К 13/О2, 1974. The device relates to digital electrical measuring equipment and can be applied in digital measuring devices, automation devices and computer equipment. A analog-to-digital converter is known, which contains two analog storage devices, a control unit for resistors, two analog-digital converters, a control device, a scale & 1 device, and an adder Cll. This converter allows you to correct the errors depending on the finite input resistance of the device, however It does not allow correction of the instability of the parameters of the analog-to-digital converter and, thus, has low accuracy. Also known is an analog-to-digital converter (ADC) containing an analog storage unit connected by an output to the first input of the comparison unit, the second input of which is connected to you by the DAC, the correction unit control unit, keys, two aneMeifra OR , the unit for setting the zero code, connected by the output to the inputs of the control unit, the block of regulating resistors, two elements NOT, five AND elements, clock generator, analog multiplexer, reversible counter, counter, correction trigger, connected outputs with inputs of the first elements NOT, AND reversible counter 2. The main element determining the characteristics of the analog-digital converter is a comparison unit. Conversion accuracy in an analog-to-digital converter is usually achieved by increasing the digit-to-analog converter, i.e. an increase in the number of high-frequency resistors requiring special alignment and keys. At the same time, the number of elements increases and, accordingly, the alignment of their parameters, the requirements for the resolution of the comparison unit, which is fundamentally limited, increase. An increase in the digital-to-analog converter's transducer is within defined limits and leads to instability of the characteristics of the analog-to-digital converter and a decrease in the accuracy of conversion, voltage of the signal into a digital code. The purpose of the invention is to increase the languor of converting voltage to code. In this case, an analog-to-digital converter containing a c-bit digital-to-analog converter is provided with accuracy that is usually achieved by changing the 2-digit digital to analog converter. The goal is achieved in that an analog-to-digital converter containing an analog SESHOMINK block, the first input of which is connected to the first output of the control unit, a group of controllers to the digital outputs of which is connected to digital inputs of the digital-analog converter, analogous to the output of which is connected to the first input of the unit comparison, connected to the output of the control unit, additionally entered a key, an analog subtractor, an amplifier, a second analog storage unit, two operational terminals, two power units and an adder, wherein the second input of the first analog storage unit is connected to the input bus, and the output is connected to the first input of the analog one. the subtractor and the first input of the gateway, the second and third inputs of which are connected respectively to the output of the second analog storage unit and the second output of the control unit, the output of the key connected to the second input of the comparison unit, the first input of which is connected to the second input1 of the analogue transmitter, the output of which is connected to the input of an amplifier, the output of which is connected to the first input of the second analogue after the repeating unit, the second input of which is connected to the third output of the control unit, a group of information outputs cat connected to the groups of informational inputs of the first and second operative storage blocks, whose recording input, respectively, is connected to the fourth and fifth outputs of the control unit, the sixth output of which is connected to the third input of the adder, the first and second group of inputs of which are connected respectively to a group of outputs of the first and second operational storage units, and the output is connected to the output bus. The drawing shows a block diagram of the proposed Converter. The device contains a first analog storage unit 1, a key 2, a comparison unit 3, a digital-to-analog converter 4, a control unit 5, a first operational storage unit 6, an adder 7, a second operational storage unit 8, an analog subtractor 9, an amplifier 10 and a second analog storage device block. Analog-to-digital converter works as follows. The analog-digital conversion cycle consists of two stages, and begins with the arrival of a clock pulse from control unit 5 to the first analog storage unit 1, while it is set to the instantaneous value of the input signal, which lasts for the first cycle, the rest The storage unit 1 is in the storage mode. A sample of the signal from the analog storage unit 1. Through the closed key 2 is supplied to the comparison unit 3, and a bit balancing process starts from the second clock cycle. Through the blocks of the bit equalization (about is determined by the number of bits of the digital-analog converter), the result of random balancing from the control block 5 is copied by the signal from the control block 5 to the first operational storage unit 6. The result of balance from the analog output of the digital-analog converter 4 is supplied to the second input of the analog subtractor 9, to the first input of which a signal is constantly supplied from the first analog storage unit 1. The result of the voltage difference is amplified by the amplification As an amplifier, a gain factor 2, and fed to a second analog storage unit 11, this completes the first stage of the conversion. In the first cycle of the second conversion stage, the doubled amplified output voltage of the first analog storage unit 1 and the digital-analog converter 4 is stored by the second analog storage unit 11 by the signal from the control unit 5. In the second cycle of the second conversion step, the key from the control unit 5 is key 2 disconnects the first analog storage unit 1 from the BT 3 comparison, and connects the second analog storage unit to it. 1 The amplified 2 times voltage discharge is converted by the algorithm Poraz p-stand equilibrate to a digital code. Through the rhythms of continuous balancing, the result is recorded from the control unit 5 to the second operational storage unit 8. This completes the second stage of the conversion. The results of the bit balancing of the first and second stages of the conversion cycle, recorded in the first and second operational memorized blocks 6 and 8, are sent by the adder 7 to the sum control unit 5. The result at the output of the adder 7 is the result of the A / D conversion. The conversion cycle ends here, and the next cycle repeats in the same sequence. Compared with the known device, the proposed analog-to-digital converter allows to obtain more. accurate representation of the analog signal value in a digital code without increasing the DAC resolution and resolution of the control unit. The use of 11АP, which has an increased accuracy of the code representation, is expedient when forming data arrays for calculating the characteristics of random processes on a computer, since it allows to increase the accuracy of calculations to avoid erroneous results and, in this way, to save money. analog-to-digital converters that allow working with signals in a wide frequency band, for example, when building an automatic device and the analog signals into a computer. Analog-to-digital converter containing an analog storage unit, the first input of which is connected to the first output of the control unit, a group of control outputs of which is connected to the digital inputs of a digital converter 1, the analog output of which is connected to the first input of the comparison unit connected to the output of the input of the unit control, characterized in that, in order to increase the accuracy of the conversion, a key, an analog subtractor, an amplifier, two operational memories are additionally introduced into it The second unit is connected to the input bus, the output is connected to the first input of the analog drive and the first input of the key, the second and third inputs of which are connected respectively to the output of the second analog storage unit the second output of the control unit, the key output being connected to the Second input of the comparison unit, the first input of which is connected to the second input of the analog subtractor, the output of which is connected to the input of the amplifier It is the output of which is connected to the first input of the second analogue storage unit, the second input of which is connected to the third output of the control unit, the information output group of which is connected to the information input groups of the first and second operational memories of the second units, the recording inputs of which, respectively, are connected to the fourth and n the output of the control unit, the sixth output of which is connected to the third input of the adder, the first and second group of inputs of which are connected respectively to the group of outputs of the first and the second operational storage units, and the output is connected to the output bus. Sources of information taken into account in the examination 1. USSR author's certificate number 356776, cl. N OZ K 13 / O2, 1974.
2.Авторское свидетельство СССР №805490, кл. Н 03 К 13/17, 28.03.79 (прототип).2. USSR author's certificate No. 805490, cl. H 03 K 13/17, 28.03.79 (prototype).