SU942139A1 - Buffer storage device - Google Patents

Buffer storage device Download PDF

Info

Publication number
SU942139A1
SU942139A1 SU803007680A SU3007680A SU942139A1 SU 942139 A1 SU942139 A1 SU 942139A1 SU 803007680 A SU803007680 A SU 803007680A SU 3007680 A SU3007680 A SU 3007680A SU 942139 A1 SU942139 A1 SU 942139A1
Authority
SU
USSR - Soviet Union
Prior art keywords
message
signal
inputs
register
elements
Prior art date
Application number
SU803007680A
Other languages
Russian (ru)
Inventor
Валерий Аронович Шрайбман
Наталья Витальевна Заиченко
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU803007680A priority Critical patent/SU942139A1/en
Application granted granted Critical
Publication of SU942139A1 publication Critical patent/SU942139A1/en

Links

Landscapes

  • Computer And Data Communications (AREA)

Description

С5 БУФЕРНОЕ .ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОC5 BUFFER. STORAGE DEVICE

1one

Изобретение относитс  к технике систем передачи данных и может использоватьс  в центрах коммутации сообщений.The invention relates to a technique of data transmission systems and can be used in message switching centers.

Известно буферное запоминающееKnown buffer storage

устройство (БЗУ), которое может использоватьс  дл  накоплени  и промежуточного хранени  сообщений, представл ющих собой законченные в смысловом отношении блоки данных. Устрой- ю ство содержит блок управлени j генератор импульсов, входйой регистр,элементы И, матрицу оперативной пам ти, выходной регистр, счетчики адресов записи и считывани , элемент ИЛИ и is дешифратор адресов П.a device (RAM) that can be used to accumulate and intermediately store messages that are meaningful data blocks. The device contains a control unit j pulse generator, input register, AND elements, RAM memory, output register, read and write address counters, OR element and is the address decoder P.

Недостатком известного устройства  вл етс  его сложность.A disadvantage of the known device is its complexity.

Наиболее близким к предлагаемому по технической сущности  вл етс  20 БЗУ, содержащее регистр входного слова , входные элементы И, счетчики адресов , дешифратор адресов, матрицы пам ти, элементы ИЛИ, регистр выходного лова и узел управлени . Источник сообщений сопровождает входные сло ва синхроимпульсами записи ЗП.Если свободна перва  матрица пам ти. То в нее осуществл етс  запись. Входное слово записываетс  в регистр входного слова . Сигнал управлени , поступающий на управл ющие входы первых входных элементов И, разрешает перезапись содержимого регистра входного слова .в первую матрицу пам ти.The closest to the proposed technical entity is 20 BZU, containing the input word register, input elements AND, address counters, address decoder, memory matrices, OR elements, output fishing register and control node. The source of messages accompanies the input words with the clock pulses of the ZP record. If the first memory matrix is free. This is recorded. The input word is written to the input word register. The control signal, which arrives at the control inputs of the first input elements And, allows overwriting the contents of the register of the input word into the first memory matrix.

После заполнени  первой матрицы пам ти узел управлени  вырабатывает сигнал зан тости, уведомл ющий приемник сообщений о наличии в БЗУ сообщени . Одновременно наминаетс  запись, поступающего на вход БЗУ нового сообщени  во вторую матрицу пам ти, если она свободна. Сигнал управлени , поступающий на управл ющие входы вторых входных элементов И, разрешает перезапись содержимого регистра входного слова в вторую матрицу пам ти. Последовательна  выборка адресов мат3 риц пам ти осуществл етс  с помощью счетчиков адреса и дешифраторов адресов. Считывание информации из БЗУ осу ществл етс  при поступлении от прие ника сообщений синхроимпульсов СЧ. Сигнал управлени , поступающий н управл ющие входы первых выходных элементов И, разрешает прохождение слова из второй матрицы пам ти чере элементы ИЛИ на входы регистра выхо ного слова. Если приемник сообщений своевременно реагирует на сигнал зан тости запись в БЗУ осуществл ют практичес ки непрерывно благодар  поочередному освобождению матрицы пам ти. В п тивном случае БЗУ заполн етс  полностью и узлом управлени  вырабатываетс  сигнал, уведомл ющий о том, что дальнейша  запись сообщений в БЗУ невозможна. 8 процессе передачи в сообщени х могут возникать искажени  (сбои) информации. Способы обнаружени  и исправлени  как одиночных, так и групповых сбоев текстовой части сообщени  достаточно известны. Однако , -возможны сбои синхронизации, ведущие к искажению структуры и даже формата сообщени . Их восстановление в процессе обработки в реальном масштабе времени практчиески не возмо)йно. Характерным, признаком подобных сбоев  вл етс  отсутствие в последнем слове сообщени  кодовой :комбинации маркера конца сообщени  2. Недостатком известного устройства  вл етс  возможность накоплени  им и передачи на обработку невосстановимых в дальнейшем сбойных сообщений. Кроме того, в устройстве запоминаетс  кодова  комбинаци  последнего слова сообщени , котора   вл етс  фиксированной дл  всех соо щений , что приводит к увеличению оборудовани  и снижению достовернос ти считываемых сообщений. Так, напр мер, в результате сбо  в последней  чейке любой из матриц пам ти БЗУ сообщение может быть в дальнейшем сн то с обработки. Цель изобретени  - упрощение . устройства и повышение достоверности считывани . Поставленна  цель достигаетс  те что в буферное запоминающее устрой94 ство, содержащее первый и второй накопители , информационные входы которых подключены к выходам элементов И соответственно первой и второй групп, адресные входы первого и второго накопителей подключены к выходам соответственно первого и второго дешифраторов, управл ющие входы которых подключены к соответствующим выходам блока управлени , информационные входы первого и второго дешифраторов подключены к выходам соответственно первого и второго счетчиков , управл ющие входы которых подключены к соответствующим выходам. блока управлени , информационные выходы нервого и второго накопителей подключены к одним входам элементов И соответственно третьей и четвертой групп, друг-ие входы которых подключены к соответствующим выходам блока управлени , выходы элементов И третьей группы подключены к одним входам элементов ИЛИ группы, другие входы которых подключены к выходам элементов И четвертой группы, одни входы элементов И первой и второй групп подключены к выходам первого регистра, управл ющий вход которого подключен к соответствующему выходу блока управлени , другие входы элементов И первой и второй групп подключены к соответствующим выходам блока управлени , выходы элементов ИЛИ группы подключены к информационным входам второго регистра,первый управл ющий вход которого подключен к соответствующему выходу блока управлени , дополнительно введены третий дешифратор и элемент 2И-ИЛИ, одни входы которого подключены к соответствующим выходам первого и второго дешифраторов,а другие входы - к соответствующим выходам блока управлени , выход элемента 2И-ИЛИ подключен ко второму управл ющему входу второго регистра, входы третьего дешифратора подключены к выходам первого регистра, выход третьего дешифратора и соответствующие выходы первого и второго дешифраторов подключены ко входам блока управлени . На чертеже представлена блок-схема устройства. Буферное запоминающее устройство содержит регистр 1 входного слова, элементы И 2 первой группы, элемен5 ты И 3 второй группы, первый счетчи , первый дешифратор 5, первый нако питель 6, второй накопитель 7,второй дешифратор 8, второй счетчик 9, элементы И 10 третьей группы, элементы И 11 четвертой группы, группу элементов ИЛИ 12, регистр 13 выходн го слова.Блок k управлени , третий дешифратор 15, элемент 16. Слова сообщени , сопровождаемые синхроимпульсами записи ЭП, поступа параллельно-последовательно от исто ника сообщений на информационные входы регистра 1 входного слова. Блок И управлени  формирует из синхроимпульсов ЗП сигналы УО, У1, УЗ, если запись осуществл етс  в на копитель 6, или сигналы УО, У2, УА, если запись осуществл етс  а накопи тель 7. По сигналу УО входное слйво записываетс  в регистр 1. Сигнал У1 разрешает перезапись входного сл ва из регистра 1 в накопитель б, а сигнал У2.- в накопитель 7. Последовательна  выборка адресов накопителей 6 и 7 осуществл етс  со ответственно с помощью счетчиков 4, и дешифраторов 5 и 8. Выборка адреса разрешаетс  си1- налом УЗ дл  накопител  6 и сигналом у дл  накопител  7. Изменение состо ни  счетчика 4 осуществл етс  по заднему фронту сигнала УЗ, а счетчика 9 - по заднему фронту сигнала У. Каждому состо нию любого из счетчиков соответствует определенна   чейка св занной с ним матрицы пам ти за исключением последнего состо ни , поскольку  чейка дл  последнего слова сообщени  в матрицах пам ти отсутствует. Таким образом, последнее слово сообщени  в БЗУ не записываетс . При записи в регистр 1 входного слова, содержащего кодрвую комбинацию маркера конца сообщени , дешифратором 15 формируетс  сигнал МКС, поступающий в блок I управлени . Совпадение сигнал  МКС с соответствующими из сигналов А1, формируемых дешифраторами 5 и 8 при записи информации, свидетельствует о наличии кодовой комбинации маркера конца в поОпеднем байте сообщени  и вызывает по вление на выходе блока 14 управлени  потенциального сигнала зан тости 1.1, уведомл ющего о нали 96 чии в БЗУ сообщени . Сигнал Zl присутствует на выходе БЗУ до тех пор, пока в БЗУ имеетс  хот  бы одно сообщение . После заполнени  обеих матриц пам ти БЗУ формирует сигнал 2. 2,уведомл ющий о том, что запись сообщений в БЗУ невозможна. Если в результате сбо  в сообщении , записываемом в матрицу пам ти, отсутствует слово с кодовой комбинацией маркера конца сообщени , то после окончани  записи эта матрица пам ти считаетс  не заполненной. При этом БЗУ не формирует сигнал Z 1,если друга  матрица пам ти свободна, а также сигнал Z2, если друга  матрица пам ти заполнена. Таким образом, на входе БЗУ осуществл етс  ликвидаци  сообщений с искаженной структурой или форматом. Считывание слов сообщени  из БЗУ осуществл етс  синхроимпульсами считывани  С4, поступающими от приемника сообщений. При этом блок 14 управлени  формирует из синхроимпульсов СЧ сигналы УЗ, У5, У7 во врем  считыватывани  сообщени  из накопител  7. Сигналом У7 осуществл етс  запись выходного слова в регистр 13. Если любой из счетчиков 4 и 9, работающий на считывание, находитс  в последнем состо нии, то на выходе Ai соответствующего дешифратора по вл етс  сигнал, прохождение которого на установочный вход регистра 13 раз решаетс  сигналом У5 при считывании сообщени  из накопител  6, и сигналом УЬ - при считывании сообщени  из накопител  7. Поступление сигнала на установочный вход регистра 13 обеспечивает по вление на его выходах кодовой комбинации маркера конца сообщени . Предлагаемое изобретение позвол ет повысить достоверность считываемого последнего слова сообщени  за счет исключени  возможности возникновени  сбоев в процессе записи и хранени  этого слова в БЗУ и одновременно упростить конструкцию БЗУ, уменьшив количество  чеек в каждой матрице пам ти, так как не надо записывать и хранить слово, содержащее фиксированную кодовую комбинацию. Кроме того, из потока проход щей через БЗУ информации исключаютс  со79 21After filling in the first memory matrix, the control node generates a busy signal, notifying the receiver of messages about the presence in the BZU of the message. At the same time, a record arrives at the input of the BZU of the new message in the second memory matrix, if it is free. The control signal, which arrives at the control inputs of the second input elements And, allows overwriting the contents of the input word register into the second memory matrix. Sequential sampling of addresses of memory matrices is carried out using address counters and address decoders. The information is read from the BDU when a message is received from the receiver of sync pulses. The control signal, which arrives at the control inputs of the first output elements AND, permits the passage of a word from the second memory matrix to the elements OR to the inputs of the output word register. If the message receiver responds to the busy signal in a timely manner, writing to the RAM is performed almost continuously due to the sequential release of the memory array. In the successful case, the RAM is completely filled and the control node generates a signal informing that further recording of messages in the RAM is impossible. In the communication process, information distortions (failures) may occur in the messages. The methods of detecting and correcting both single and group failures of the text part of a message are quite well known. However, synchronization failures are possible, leading to a distortion of the structure and even the format of the message. Their recovery in the process of processing in real time is practically not possible. A characteristic feature of such failures is the lack of a code message in the last word: a combination of the end of message marker 2. A disadvantage of the known device is the possibility of accumulating and transmitting non-recoverable failed messages for processing. In addition, the device stores the code combination of the last word of the message, which is fixed for all messages, which leads to an increase in equipment and a decrease in the reliability of readable messages. So, for example, as a result, a message may be removed from the processing in the last cell of any of the memory matrixes of the BZU. The purpose of the invention is simplification. devices and improved read accuracy. The goal is achieved by the fact that in the buffer storage device containing the first and second drives, the information inputs of which are connected to the outputs of the And elements of the first and second groups, the address inputs of the first and second drives are connected to the outputs of the first and second decoders, respectively, the control inputs connected to the corresponding outputs of the control unit; information inputs of the first and second decoders are connected to the outputs of the first and second counters, respectively inputs of which are connected to the corresponding outputs. control unit, information outputs of the nerve and second drives are connected to the same inputs of the AND elements of the third and fourth groups, each other inputs of which are connected to the corresponding outputs of the control unit, the outputs of the AND elements of the third group are connected to the same inputs of the OR elements, the other inputs of which are connected to the outputs of elements AND of the fourth group, one inputs of elements AND of the first and second groups are connected to the outputs of the first register, the control input of which is connected to the corresponding output of the control unit The lazy, other inputs of the elements of the first and second groups are connected to the corresponding outputs of the control unit, the outputs of the elements of the OR group are connected to the information inputs of the second register, the first control input of which is connected to the corresponding output of the control unit, a third decoder and element 2I-OR, some of the inputs are connected to the corresponding outputs of the first and second decoders, and the other inputs are connected to the corresponding outputs of the control unit, the output of the 2I-OR element is connected to the second control th input of the second register, a third decoder inputs connected to the outputs of the first register, the third output of the decoder and the respective outputs of the first and second decoders connected to the inputs of the control unit. The drawing shows the block diagram of the device. The buffer storage device contains the register 1 of the input word, the elements AND 2 of the first group, the elements AND 3 of the second group, the first counter, the first decoder 5, the first accumulator 6, the second drive 7, the second decoder 8, the second counter 9, the elements 10 of the third groups, elements AND 11 of the fourth group, group of elements OR 12, output word register 13. Control block k, third decoder 15, element 16. The message words, accompanied by synchronization pulses of the EA record, arrive in parallel-serial from the source of messages to the information inputs of the reg Stra 1 input word. The control unit AND generates from the sync pulses of the RFP signals UO, U1, UZ, if the recording is made to the collector 6, or signals from the UO, U2, UA, if the recording is made in a drive 7. By the signal of the OA, the input slle is written to register 1. Signal U1 permits copying of the input word from register 1 to drive b, and signal У2.- to drive 7. Sequential sampling of addresses of drives 6 and 7 is carried out, respectively, using counters 4, and decoders 5 and 8. Address sampling is resolved by Si1- Knock UZ for drive 6 and signal y for drive 7. Change The state of counter 4 is carried out on the trailing edge of the ultrasonic signal, and the counter 9 - on the trailing edge of the signal Y. Each state of any of the counters corresponds to a certain cell of the associated memory matrix except for the last state, since the cell for the last word no messages in memory matrices. Thus, the last word of the message is not recorded in the LPU. When writing to the register 1 of the input word containing the coding combination of the end of message marker, the decoder 15 generates the signal of the ISS, which enters the control unit I. The coincidence of the ISS signal with the corresponding of the A1 signals generated by the decoders 5 and 8 when recording information indicates the presence of the end marker code combination in the next message byte and causes the appearance of a potential occupancy signal 1.1 at the output of the control signal 14. in BZU message. The signal Zl is present at the output of the BZU as long as there is at least one message in the BZU. After filling in both memory matrices, the BZU generates a signal 2. 2 notifying that the recording of messages in the BZU is impossible. If, as a result of a failure in the message being written to the memory matrix, there is no word with the code pattern of the end of message marker, then after the recording is completed, this memory matrix is considered to be empty. In this case, the LPD does not generate a signal Z 1 if the other memory matrix is free, as well as the signal Z2 if the other memory matrix is full. Thus, at the BZU input, the messages with the distorted structure or format are eliminated. The reading of the message words from the BDB is carried out by the C4 clock pulses from the message receiver. In this case, the control unit 14 generates the sync pulses UZ, U5, U7 from the sync pulses during the reading of the message from the accumulator 7. The signal U7 records the output word in the register 13. If any of the counters 4 and 9 working for the reading is in the last state At the output Ai of the corresponding decoder, a signal appears, the passage of which to the register setup input is resolved 13 times by the signal У5 when reading a message from accumulator 6, and by signal UB - when reading the message from the accumulator 7. ovochny input register 13 provides the appearance at its outputs a codeword end marker message. The invention allows to increase the reliability of the last word read in the message by eliminating the possibility of failures in the process of writing and storing this word in the RAM, and at the same time simplifying the design of the RAM, reducing the number of cells in each memory matrix, since it is not necessary to write and store the word containing fixed code combination. In addition, information is excluded from the flow of information passing through BZU 79

общени  с искаженной структурой или форматом.communication with a distorted structure or format.

Claims (2)

1.Авторское свидетельство СССР № 51515, кл. СПС 9/00, 197.1. USSR author's certificate number 51515, cl. ATP 9/00, 197. 2.О двухоперационной буферации Приборостроение. Изд-во Ленинградского института точной механики и оптики, Ленинград, № , 197 (прототип ) .2.On two-operation buffer Instrumentation. Publishing house of the Leningrad Institute of Fine Mechanics and Optics, Leningrad, №, 197 (prototype).
SU803007680A 1980-11-19 1980-11-19 Buffer storage device SU942139A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803007680A SU942139A1 (en) 1980-11-19 1980-11-19 Buffer storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803007680A SU942139A1 (en) 1980-11-19 1980-11-19 Buffer storage device

Publications (1)

Publication Number Publication Date
SU942139A1 true SU942139A1 (en) 1982-07-07

Family

ID=20927333

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803007680A SU942139A1 (en) 1980-11-19 1980-11-19 Buffer storage device

Country Status (1)

Country Link
SU (1) SU942139A1 (en)

Similar Documents

Publication Publication Date Title
SU942139A1 (en) Buffer storage device
US3286235A (en) Information storage system
KR950006877A (en) Method and apparatus for detecting and correcting errors in memory modules
SU1656541A1 (en) Common memory direct access system
SU1101898A1 (en) Storage with error detecting
SU567174A1 (en) Datacompressor
SU741258A1 (en) Information input arrangement
SU1010653A1 (en) Memory device
SU767836A1 (en) Buffer memory
SU1075311A1 (en) Control unit for bubble memory
RU1833857C (en) Device for output of information
SU1280458A1 (en) Buffer storage
SU1049968A1 (en) Buffer storage
SU942164A1 (en) Self-shecking storage device
SU972588A1 (en) Device for controlling data recording to memory unit
SU955207A1 (en) Memory device with error correction
SU658602A1 (en) Storage
SU1575238A1 (en) Buffer memory
SU1128294A1 (en) Storage with error correction
SU877614A1 (en) Self-checking memory unit
SU696520A1 (en) Adaptive device for transmitting information
SU1399821A1 (en) Buffer storage
SU875471A1 (en) Self-checking storage
SU699551A1 (en) System for magnetic recordihg and reproducing of information
SU1068983A1 (en) Device for recording digital information