SU942023A1 - Request servicing device - Google Patents

Request servicing device Download PDF

Info

Publication number
SU942023A1
SU942023A1 SU803002846A SU3002846A SU942023A1 SU 942023 A1 SU942023 A1 SU 942023A1 SU 803002846 A SU803002846 A SU 803002846A SU 3002846 A SU3002846 A SU 3002846A SU 942023 A1 SU942023 A1 SU 942023A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
elements
inputs
block
channel
Prior art date
Application number
SU803002846A
Other languages
Russian (ru)
Inventor
Алексей Григорьевич Барсуков
Станислав Викторович Назаров
Original Assignee
Войсковая Часть 44388-Р/1
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 44388-Р/1 filed Critical Войсковая Часть 44388-Р/1
Priority to SU803002846A priority Critical patent/SU942023A1/en
Application granted granted Critical
Publication of SU942023A1 publication Critical patent/SU942023A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

5) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯ ЗАПРОСОВ5) DEVICE FOR SERVING REQUESTS

Claims (2)

Изобретение относитс  к вычислительной технике, в частности к системам селективного пользовани , и может быть использовано в системе обмена информацией. Известно устройство дл  управлени  запуском программ, содержащее первую группу элементов И, группу триггеров записи, вторую группу элементов И, элементы ИЛИ, шифратор, выходной ретистр , дешифратор и счетчикD. Недостаток данного устройства - от сутсвие возможности организации дисциплины обслуживани  запросов в по-р дке ,обратном очередности их поступрени . Наиболее близким по технической сущ мости и.достигаемому результату к предлагаемому  вл етс  устройство дл  обслуживани  запросов, содержащее счетчик, дешифратор, элементы ИЛИ, шифратор, выходной регистр, первый регистр сдвига, каналы, а в кажДОМ канале - группу триггеров, первую вторую группу элементов И, элемент . Однако известное устройство не позвол ет организовать дисциплину обслуживани  запросов в пор дке, обратном очерёдности их поступлени . Цель изобретени  - расширение функциональных возможностей устройства путем организации дисциплины обслуживани  запросов в пор дке, обратном очередности их поступлени , и обеспечение оперативного перехода от дисциплины обслуживани  запросов в пор дке поступлени  к дисциплине обслуживани  запросов в пор дке, обратном очередности их поступлени , и наоборот. Поставленна  цель достигаетс  тем, что в устройство дл  обслуживани  запросов, содержащее элемент ИЛИ, счетчик , дешифратор, первый регистр сдвига , выходной регистр шифратор, каналы , а в каждом канале - элемент ИЛИ, первый, второй блок и элементов (С, блок триггеров, причем группа входов элемента ИЛИ соединена с группой.зап росных входов устройства, выход элемента ИЛИ устройства соединен со вхо дом счетчика, группа выходов счетчика соединена с группой входов дешифратора , группа выходов которого соединена с первой группой входов перво го блока элементов И каждого канала, группа выходов первого блока элементов И каждого канала соединена с гру пой единичных входов блока триггеров своего канала, группа выходов блока триггеров каждого канала соединена с первой группой входов второго блойа элементов И своего канала, группа выходов второго блока элементов И каждого канала соединена с группой нулевых входов блока триггеров своего канала и с труппой входов эле мента ИЛИ своего канала, выход элег мента ИЛИ каждого канала соединен с соответствующим входом шифратора, группа выходов шифратора соединена с группой информационных входов выходного регистра, группа выходрв выходного регистра  вл етс  группой информационных выходов устройства, управл ющий вход выходного регистра соединен с входом считывани  устройства первый управл ющий вход первого регистра сдвига соединен с выходом его последнего разр да, второй управл ющий вход первого регистра сдви га соединен с первым входом режима устройства, введены .второй регистр сдвига и блок элементов ИЛИ, перва  группа входов которого соединена с группой выходов второго регистра сдвига, первый управл ющ 4й вход которого соединен с выходом его первого разр да, второй управл ющий вхо второго регистра сдвига соединен с вторым входом режима устройства и с входом сброса первого регистра сдвига , группа выходов первого регистра сдвига соединена с второй группой входов блока элементов.ИЛИ, второй управл ющий вход первого регистра сдвига соединен с входом сброса второго регистра сдвига, группа выходов блока элементов ИЛИ соединена со второй группой входов второго блока элементов И каждого канала, группа запросных входов устройства соединена с второй группой входов первого блока элементов И каждого .канала. На чертеже приведена структурна  схема устройства. Устройство содержит элемент ИЛИ 1, счетчик 2, дешифратор 3, регистр 4, сдвига, блок элементов ИЛИ S, регистр 6 сдвига, шифратор 7, выходной регистр 8, каналы 9, каждый канал содержит блок элементов И 10, блок 11 триггеров, блок И 12 эле1 1ентов, элемент ИЛИ 13, группу запросных входов 1А устройства, первый управл ющий вход 15 считывани  устройства; первый вход 16 режима устройства, второй вход 17 режима устройства, группу информационных выходов 18 устройства. Устройство работает следующим образом . В исходном состо нии блоки 11, регистры ,6 и 8, счётчик 2 обнулены. Устройство готово к приему запросов. Запрос через группы запросных вхо|дов в виде двоичного кода номера источника запроса поступает на входы блоков элементов И 10, а также через элемент ИЛИ 1, счетчТ1к 2 и дешифратор 3 - на первые входы блоков элементов И 10. Первый пришедший запрос пропускаетс  блоками элементов ,И 10 и фиксируетс  в блоке It в виде двоичного кода номера источника запроса. Одновременно с запоминанием происходит выборка запросов дл  обслуживани . Алгоритм обработки очереди запросов выбираетс  управл ющей вычислительной машиной в результате анализа загрузки вычислительной системы, ин--. тенсивности входного потока, средней трудоемкости обработки каждого запроса и т.д. При обслуживании запросов в ho .р дке поступлени  сигналы подаютс  на .вход 16 устройства. В этом случае регистр 6 сдвига обнул етс , а регистр сдвига поочередно опрашивает блоки элементов И 12. При обслуживании запросов в пор дке , обратном их поступлению в устройство , управл юща  вычислительна  машина подает сигналы на вход 17 устройства . Содержимое регистра сдвига сбрасываетс , а регистр 6 сдвига опрашивает блоки элементов И 12, начина  с конца очереди запросов. Таким образом, реализуетс  алгоритм последний пришел - первый обслужен. Считываемый код запроса через эле 1енты ИЛИ 13 поступает через шифратор 7 в регистр 8. При этом с выходо блоков элементов И 12 снимаютс  Сигн лы которые обнул ют триггеры, хращившие считанный код запросов.Шиф-, ратор 7 преобразует код номера источ ника запроса в .адрес начальной кдман ды программы, обслуживающей данный запрос. По окончании обслуживани  запроса из управл ющей вычислительной машины . на вход 16 (либо 17) поступает сигна готовности к обслуживанию следующего запроса. Происходит запуск регистра сдвига (либо регистра 6 сдвига), и выборка запросов дл  обслуживани  продолжаетс . Адрес начальной команды програм/лы считываетс  с выхода 18 по сигналу входа 1). Таким образом, введением в устрой ство второго регистра сдвига и группы элементов ИЛИ позвол ет организовать дисциплину обслуживани  запросо в псур дке обратном очередности их поступлени  и обеспечить оперативны переход от дисциплины обслуживани  запросов 9 пор дке поступлени  к дис циплине обслуживани  запросов в пор дке ,обратном очередности их поступ 1леии , и наоборот. Применение изобретени  позвол ет расширить функциональные, возможности устройства за счет организации дис .циЛпины обслуживани  запросов в ,обратном их поступлению. Формула изобретений Устройство дл  обслуживани  запг росов, содержащее элемент ИЛИ, счетчик , дешифратор, первый регистр сдви га, выходной регистр, шифратор, ка .налы, а в каждом канале - элемент ИЛИ первый,второй блоки элементов И, 1блок триггеров,причем группа входов элементов ИЛИ соединена с группой запросных входов устройства, выход . элемента ИЛИ соединён с входом счетчика , группа выходов счетчика соединена с группой входов дешифратора, группа выходов которого соединена с первой группой входов первого блока элементов И каждого канала, группа выходов первого блока элементов И каждого канала соединена с группой единичных входов блока триггеров своего канала, группа выходов блока триггеров каждогй канала соединена с первой группой входов второго блока элементов И своего канала, группа . «:« --. выходов второго блока элементов И каждого канала соединена с группой нулевых входов блока триггеров своего канала и с группой входов элементов ИЛИ своего канала, выход элемента ИЛИ каждого канала соединен с соответствующим входом шифратора, группа выходов которого соединена с группой информационных входов выходного регистра, группа выходов выходного регистра  вл етс  группой информационных выходов устройства, управл ющий вход выходного регистра соединен с входом считывани  устройства, первый управл ющий вход первого регистра сдвига соединен с выходом его последнего разр да, второй управл ющий вход первого регистра сдвига соединен с первым входом режима устройства , отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет организации дисциплины обслуживани  запросов в пор дке, обратном очередности их поступлени , и обеспечени  оперативного перехода от дисциплины обслуживани  запросов в пор дке поступлени  к дисциплине обслуживани  запросов в пор дке, обратном очередности их поступлени , оно содержит второй регистр сдвига и блок элементов ИЛИ, перва  группа входов которого соединена с группой выходов второго регистра сдвига, первый управл ющий вход которого соединен с выходом его первого разр да, Е второй управл ющий вход второго регистра сдвига соединен с вторым входом режима устройства и с входом сброса первого регистра сдвига, группа выходов первого регистра сдвига соединена с второй группой входов блока элементов ИЛИ, второй управл ющий вход первого регистра сдвига соединен с входом сброса второго регистра сдвига, группа выходов блока элементов ИШ соединена с второй группой входов второго блока элементов И каждого канала, группа- запросных входов устройства соединена с второй группой входов первого блока элементов И каждого канала. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР If Ц6В.2ЦО, кл.С 06F 9/00, 1972. The invention relates to computing, in particular to selective use systems, and can be used in an information exchange system. A device for controlling the launching of programs is known, which contains the first group of elements AND, the group of recording triggers, the second group of elements AND, the elements OR, the encoder, the output re-switch, the decoder and the counter D. The disadvantage of this device lies in the possibility of organizing the discipline of servicing requests in sequence, inverse to the order of their flow. The closest to the technical and achievable result to the proposed is a device for servicing requests, containing a counter, a decoder, OR elements, an encoder, an output register, a first shift register, channels, and in each channel - a group of triggers, the first second group of elements And, element. However, the known device does not allow organizing the discipline of servicing requests in the reverse order of their arrival. The purpose of the invention is to expand the functionality of the device by organizing the discipline of servicing requests in the order inverse of the order of their arrival, and ensuring prompt transition from the discipline of servicing queries in the order of entering the discipline of servicing queries in the order of the opposite order of their arrival, and vice versa. The goal is achieved by the fact that the device for servicing requests contains the OR element, the counter, the decoder, the first shift register, the output register of the encoder, the channels, and in each channel the OR element, the first, second block and elements (C, the trigger block, the group of inputs of the OR element is connected to the group of the device's grouse inputs, the output of the element of the OR device is connected to the input of the counter, the group of outputs of the counter is connected to the group of inputs of the decoder, the group of outputs of which is connected to the first group of inputs of the first LOC elements of each channel, the group of outputs of the first block of elements AND of each channel is connected to a group of single inputs of the block of triggers of its channel; group of outputs of the block of triggers of each channel is connected with the first group of inputs of the second block of elements AND of its channel; group of outputs of the second block of elements AND of each channel is connected to the group of zero inputs of the block of flip-flops of its channel and to the group of inputs of the element OR of its channel, the output of the element OR of each channel is connected to the corresponding input of the encoder, the group of outputs The encoder is connected to a group of information inputs of the output register, the output register group of the output register is a group of information outputs of the device, the control input of the output register is connected to the read input of the device, the first control input of the first shift register is connected to the output of its last digit, the second control input The first shift register is connected to the first input of the device mode, the second shift register and the block of OR elements are entered, the first group of inputs of which is connected to the output group of the second Shift register, the first control 4th input of which is connected to the output of its first discharge, the second control input of the second shift register is connected to the second input of the device mode and the reset input of the first shift register, the group of outputs of the first shift register is connected to the second group of inputs of the block elements. OR, the second control input of the first shift register is connected to the reset input of the second shift register, the group of outputs of the block of elements OR is connected to the second group of inputs of the second block of elements AND of each channel, the group request inputs of the device are connected to the second group of inputs of the first block of elements AND of each channel. The drawing shows a block diagram of the device. The device contains the element OR 1, counter 2, decoder 3, register 4, shift, block of elements OR S, shift register 6, encoder 7, output register 8, channels 9, each channel contains a block of elements AND 10, block 11 triggers, block AND 12 elements 1, element OR 13, a group of device request inputs 1A, the first control input 15 of the device; the first input 16 of the device mode, the second input 17 of the device mode, a group of information outputs 18 of the device. The device works as follows. In the initial state, blocks 11, registers, 6 and 8, counter 2 are reset. The device is ready to receive requests. The request through the groups of request inputs | in the form of a binary code of the source number of the request goes to the inputs of the blocks of elements AND 10, as well as through the element OR 1, countsT1k 2 and the decoder 3 - to the first inputs of the blocks of elements AND 10. The first incoming request is passed by blocks of elements And 10 and is fixed in the block It in the form of a binary code of the source number of the request. Simultaneously with the memorization, requests for service are sampled. The request queue processing algorithm is selected by the controlling computer as a result of analysis of the computer system load, in--. the intensity of the input stream, the average complexity of processing each request, etc. When servicing requests in the hopper, the arrival signals are sent to the device input 16. In this case, the shift register 6 is zeroed out, and the shift register alternately polls the blocks of AND 12 elements. When servicing requests in the order opposite to their arrival in the device, the controlling computing machine sends signals to the input 17 of the device. The contents of the shift register are reset, and the shift register 6 polls the blocks of elements And 12, starting at the end of the request queue. Thus, the last-come algorithm is implemented — the first is served. The read request code through element 1 or 13 enters through encoder 7 into register 8. At the same time, signals from the output of blocks of elements And 12 are removed that encircle the triggers that were hindering the read request code. The encryption code 7 converts the code of the source number of the request to. address of the initial cdman program that serves this request. At the end of the service request from the control computer. input 16 (or 17) receives a readiness signal to service the next request. The shift register (or shift register 6) is triggered, and the sampling of requests for service continues. The address of the initial program / ly command is read from output 18 to input 1). Thus, by introducing into the device a second shift register and a group of elements OR, it is possible to organize the discipline of servicing the request in return in the order of their return and ensure an operational transition from the discipline of servicing requests 9 in order to receive service requests in reverse order. their action is the left, and vice versa. The application of the invention allows to expand the functional capabilities of the device by organizing the demand for servicing requests in the opposite direction. Claims of Invention A device for servicing a jam, containing an OR element, a counter, a decoder, a first shift register, an output register, an encoder, channels, and in each channel an OR element, first, second blocks of AND elements, 1 block of triggers, and a group of inputs elements OR connected to the group of request inputs of the device, output. element OR is connected to the input of the counter, the group of outputs of the counter is connected to the input group of the decoder, the output group of which is connected to the first group of inputs of the first block of elements AND of each channel, the group of outputs of the first block of elements AND of each channel is connected to the group of single inputs of the trigger block of its channel, group the outputs of the block of triggers of each channel are connected to the first group of inputs of the second block of elements AND of its channel, group. “:“ -. the outputs of the second block of elements AND of each channel are connected to a group of zero inputs of the block of flip-flops of its channel and with a group of inputs of the elements OR of its channel, the output of the element OR of each channel is connected to the corresponding input of the encoder, the group of outputs of which is connected to the group of information inputs of the output register, the group of outputs of the output the register is a group of information outputs of the device; the control input of the output register is connected to the input of the device; the first control input of the first register The motor is connected to the output of its last bit, the second control input of the first shift register is connected to the first input of the device mode, characterized in that, in order to expand the functionality of the device by organizing the discipline of servicing requests in order, reverse their arrival, and ensuring operational transition from the discipline of servicing requests in the order of entering the discipline of servicing requests in the order inverse of the order of their arrival, it contains the second register shift and a block of OR elements, the first group of inputs of which is connected to the group of outputs of the second shift register, the first control input of which is connected to the output of its first discharge, E the second control input of the second shift register is connected to the second input of the device mode and the reset input of the first register shift, the group of outputs of the first shift register is connected to the second group of inputs of the OR block, the second control input of the first shift register is connected to the reset input of the second shift register, the group of outputs of the block of elements IS connected to the second group of inputs of the second block of elements AND of each channel, the group of request inputs of the device connected to the second group of inputs of the first block of elements AND of each channel. Sources of information taken into account in the examination 1. The author's certificate of the USSR If Ts6V.2TsO, class C. 06F 9/00, 1972. 2.Авторское свидетельство СССР по за вке № 2833837/18-24, кл. G 06F , 1980 (прототип).2. USSR author's certificate for application number 2833837 / 18-24, cl. G 06F, 1980 (prototype).
SU803002846A 1980-11-06 1980-11-06 Request servicing device SU942023A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803002846A SU942023A1 (en) 1980-11-06 1980-11-06 Request servicing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803002846A SU942023A1 (en) 1980-11-06 1980-11-06 Request servicing device

Publications (1)

Publication Number Publication Date
SU942023A1 true SU942023A1 (en) 1982-07-07

Family

ID=20925570

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803002846A SU942023A1 (en) 1980-11-06 1980-11-06 Request servicing device

Country Status (1)

Country Link
SU (1) SU942023A1 (en)

Similar Documents

Publication Publication Date Title
SU942023A1 (en) Request servicing device
SU855663A1 (en) Device for controlling request servicing
SU1644140A2 (en) Multichannel served of queries with variable priority codes
SU970370A1 (en) Program interruption device
SU1125626A1 (en) Control device for servicing reguests
SU964642A1 (en) Priority device
SU888122A1 (en) Multichannel device for servicing interrogation with changeable priority codes
SU1166111A1 (en) Device for connecting information sources with changeable priorities to bus
SU666545A1 (en) Device for converting codes from one language to another
SU682899A1 (en) Apparatus for priority servicing of requests
SU1096645A1 (en) Multichannel device for priority pulse selection
SU873243A1 (en) Interrupt processing device
SU1418715A1 (en) Variable priority device
SU1140122A1 (en) Multichannel device for servicing requests in computer system
SU1005056A1 (en) Multi-channel priority device
SU962946A1 (en) Multichannel priority device
SU1188738A1 (en) Device for servicing interrogations and direct access memory
SU1005055A1 (en) Multi-channel priority device
SU614432A1 (en) Telemechanics system-computer interfage
SU1049911A1 (en) Device for group servicing of inquiries
SU1104517A1 (en) Device for servicing messages
SU940151A1 (en) Information exchange device
SU907540A1 (en) Data input device
SU1193677A1 (en) Device for organizing queue
SU868760A1 (en) Dynamic priority device