SU936454A2 - Формирователь сигнала цифровой след щей развертки - Google Patents

Description

Изобретение относитс  к телевидёнию и может использоватьс  в телевизионных измерительных и след щих сис темах, использующих передающие телевизионные трубки без накоплени  зар  дов. По основному авт. св. № 692111 из вестен формирователь сигнала цифровой след щей развертки, в котором ко рекци  сигнала развертки обеспечиваетс  смещением растра на фотокатоде передающей трубки синхронно с колебани ми относительно ее проекции объекта. Формирователь содержит сумматор кодов, на первый вход которого поступает код с регистра развертки, а на второй - код поправки, пропорциональный мгновенному смещению проекции объекта. Результирующий код переноситс  на регистр пам ти, св занный с цифроаналоговым преобразователем , выход которого через усилитель соединен с отклон ющей катушкой 1 . Недостатком данного формировател   вл етс  введение кода поправки только в моменты времени поступлени  тактовых импульсов, что снижает эффективность коррекции при высоких относительных скорост х перемещени  проекции объекта (когда за период повторени  тактовых импульсов перемещение проекции объекта равно или больше половины размера проекции апертуры). Цель изобретени  - повышение эффективности коррекции при высоких отсительных скорост х перемещени  проекции объекта. Указанна  цель достигаетс  введением в совокупность признаков формировател  последовательно соединенных инвертора, триггера с раздельными входами и первого элемента И, включенных между четвертым выходом блока задержки и входом регистра развертки , причем второй вход первого элемента И соединен с первым выходом блока задержки, последовательно соединенных дополнительного регистра пам ти , цифрового компаратора, второго элемента И, на второй вход которого поступают мультитактовые импульсы , элемента ИЛИ, включенного между третьим выходим блока задержки и его входом, а также дополнительного блока задержки, подключенного к второму входу элемента ИЛИ, причем вход дополнительного блока задержки и второй вход триггера с раздельными входами подключены к входу тактовых импульсов, при этом четвертый выход блока задержки соединен с вторым входом первого регистру пам ти , выход триггера с раздельными входами - с третьим входом второго элемента И, а вторые входы дополнительного регистра пам ти и цифрового компаратора соединены с выходом аналоГО цифрового преобразовател .

На чертеже показана блок-схема устройства.

Формирователь содержит датчик 1 угловых перемещении, фазочувствитель ный амплитудный детектор 2, аналогоцифровой преобразователь 3 сумматор k кодов, регистр 5 развертки, пе вый регистр 6 , цифроаналовый преобразователь 7, усилитель 8 сигнала развертки, блок 9 задержки , отклон ющую катушку 10, дополнительный регистр 11 пам ти, цифровой компаратор 12, первый элемент И 13, инвертор k, триггер 15 с раздельными входами, второй элемент И 16, эле мент ИЛИ 17) дополнительный блок 18 задержки. Формирователь работает следующим образом. Мгновенное значение угла наклона платформы по данной координате измер етс  датчиком 1 угловых перемещений , сигнал которого демодулируетс  фазочувствительным амплитудным детектором 2 и преббразуетс  в код поправки аналого-цифровым преобразователем 3, выход которого соединен со входом второе слагаемое сумматора 4 кодов, входом дополнительного регистра пам ти 11 и первым входом цифровогЪ компаратора 12. Вход первое слагаемое сумматора k кодов соединен с выходом регистра 5 развертки . На каждом шаге развертки, соответствующем изменению кода регистра развертки на единицу младшего разр да , в сумматоре кодов k производит с  алгебраическое (с учетом знака

поправки) сложение кода координат регистра 5 развертки с кодом поправки отклонени  аналого-цифрового преобразовател  3. На счетный вход регистра 5 развертки, соединенный с входом установки нул  сумматора k кодов, через блок 9 задержки и первый элемент И 13 поступают тактовые импульсы с выхода элемента ИЛИ 1

задержка этих импульсов относительно импульсов на выходе элемента ИЛИ 17 равна нулю. Тактовые импульсы устанавливают в нуль сумматор кодов и продвигают на единицу младшего

разр да регистр 5 развертки. С второго выхода блока 9 задержки тактовые импульсы, задержанные на врем 

Т, поступают на вход разрешени  записи первого слагаемого сумматора

Claims (1)

1. кодов, при этом текущий код координаты с регистра 5 развертки переноситс  в сумматор кодов. С третьего выхода блока 9 задержки задержанные на врем  2Т тактовые, импульсы поступают на вход разрешени  записи второго слагаемого суммато0а k кодов и на вход разрешени  записи дополнительного регистра 11 пам ти, при этомв.сумматор кодов и в дополнительный регистр пам ти переноситс  значение кода поправки с аналого-цифрового преобразовател  3. и в сумматоре и кодов производитс  операци  алгебраического сложени  кодов координаты и поправки. С четвёртого выхода блока 9 задержки задержанные на ЗТ тактовые импульсы поступают на вход разрешени  записи первого регистра 6 пам ти и на вход инвертора 1, разреша  запись в первый регистр пам ти кода результата с выхода сумматора k кодов и устанавлива  триггер 15 с раздельными входами в состо ние логического нул . Величина времени задержки Т должна быть достаточной дл  окончани  переходных процессов в сумматоре k кодов. Таким образом, при каждом шаге развертки положение проекции апертуры на фотокатоде диссектора определ етс  как кодом регистра 5 развертки , так и койом поправки отклонени  аналого-цифрового преобразовател  3, которые суммируютс  с учетом знака кода поправки отклонени . в промежутке между тактовыми импульсами текущее значение кода по правки на выходе аналого-цифрового преобразовател  3 сравниваетс  со значением кода поправки, записанным в дополнительный регистр 11 пам ти при определении кода перемещени  апертуры в предыдущем такте, цифровым компаратором 12. Если разност текущего и запомненного значений кода поправки превышает по модулю Сданную величину, то выходной си|- нал цифрового компаратора изменитс  с запрещающего на разрешающий дл  второго элемента И 16. Поскольку на втором входе управлени  второго эле мента И 1б, соединенном с инверсным выходом триггера 15 с раздельными входами, также имеетс  разрешающий потенциал (поскольку триггер установлен в нуль на пЬследнем эта .пе формировани  кода смещени  апертуры ), мультитактовый импульс пройдет через элемент И 16 и элемент ИЛИ 17 на вход блока 9 задержки и произведет описанные выше дл  такто вого импульса операции: установку в нуль сумматора кодов, запись в су матор кода регистра развертки, запись в сумматор кода поправки и 3ia пись результирующего кода в первый регистр 6 пам ти, а также подтверждение нулевого состо ни  триггера 15 с раздельными вхрдами. Но опера ци  обновлени  кода на регистре 5 развертки не будет выполнена мультитактовым импульсом, поскольку на вто ром входе первого элемента И 13 имеетс  запрещающий потенциал с пр мого выхода триггера с раздельными входами 15, и мультитактовый импульс через первый элемент И 13 не проходит. Обновленное значение кода поправки одновременно с записью в сумматор k также записываетс  в дополнительный регистр пам ти 11, что вызывает изменение выходного сигнала цифрового компаратора 12 с разрешающего на запрещающий. Прохождение последующих мультитактовых импульсов через второй элемент И 16 запрещаетс  и схема находитс  в состо нии ожидани , сохран ющемс  либо до при хода очередного тактового импульса, либо до момента изменени  кода по правки отклонени  на заданную величи ну относительно записанного в дополнительный регистр 11 пам ти значени . За счет введени  обновленного значени  кода поправки отклонени  не обусловлено моментом поступлени  очередного тактового импульса, а производитс  в каждый момент времени , когда разность между введенным значением кода поправки и его текущим значением превышает заданную величину, предлагаемый формирователь обеспечивает более эффективную коррекцию положени  апертуры при высоких относительных .скорост х перемещени  проекции объекта. Дл  того, чтобы процессы формировани  кода положени  апертуры, вызы ваемые тактовыми и мультитактовыми импульсами, не перекрывались во времени , введен дополнительный блок 18 задержки, вход которого соединен со входом установки единицы триггера 15 с раздельными входами, а выход - со вторым входом элемента ИЛИ 17. Дополнительный блок 18 задержки осуществл ет задержку тактового импульса на врем  ЗТ. Если тактовый импульс приходит со сдвигом по времени относительно мультитактового импульса, вызвавшего формирование обновленного значени  кода положени  апертуры, меньшим ЗТ, то, установив триггер 15 с раздельными входами в положение единицы, он запрещает прохождение последующих мультитактовых импульсов через элемент И 16 и одновременно разрешает прохождение выходного импульса блока 9 задержки через первый элемент И 13 на счетный вход регистра 5 развертки . Через интервал времени ЗТ, на котором закончитс  процесс формировани  кода положени  апертуры, вызванный приходом мультитактового импульса , тактовый импульс поступает с выхода дополнительного блока 18 задержки через элемент ИЛИ 17 на вход блока 9 задержки и вызывает новый процесс формировани  кода положени  апертуры. Таким образом, исключаетс  совмещение во времени одного и другого процесса формировани  кода положени  апертуры, т.е. наличие сигналов разрешени  одновременно на двух входах управлени  сумматора кодов, привод щее к неоднозначности выходного кода сумматора. Формула изобретени  Формирователь сигнала цифровой след щей развертки по авт. св. № 692111, отличающийс  тем, что, с целью повышени  эффективности коррекции при высоких относительнйх скорост х перемещени  проекции объекта и датчика видеосигнала , введены последовательно соединенные инвертор, триггер .с раз дельными входами и первый элемент И включенные между четвертым выходом блока задержки и входом регистра развертки, а второй вход первого элемента И соединен с первым выходо блока задержки, последовательно соединенные дополнительный регистр пам ти, цифровой компаратор, втсгрой элемент И, на второй вход которого поступают мультитактовые импульсы, и элемент ИЛИ, включенные между, третьим .выходом блока задержки и его входом, а также дополнительный ..8 блок задержки, подключенный к второму входу элемента ИЛИ, причем вход дополнительного лока задержки и второй вход триггера с раздельными входами подключены к входу тактовых импульсов, при этом четвертый выход блока задержки соединен с вторым входом первого регистра пам ти, выход триггера с раздельными входами - с третьим входом второго элемента И, а вторые входы дополнительного регистра пам ти и цифрового компаратора соединены с выходом аналого-цифрового преобразовател . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 6291П, кл. Н 01 N 3/16, 1978 (прототип).