Изооретение относитс к цифровым фазовым дискриминаторам, используемым в радиоизмерительной технике, в частности, при измерении фазовых сдв говфазоимпульсной модул ций (ФИМ), получаемых в результате масштабновременных преобразований однократных быстропротекающих процессов с помощью запоминающих электроннолучевых трубок (ВЭЛТ), Извес тно устройство, содержащее два формировател импульсов опорно го и измер емого сигналов, подключенных к статическому триггеру, вентиль, соединенный с генератором эталонных импульсов, счетчик, регист триггер, два вентил , делитель и ре гистр опорного числа, в котором дополнительный триггер, подключенный по единичному входу и выходу формировател импульсов измер емого сигн ла, соединен по нулевому выходу с управл ющим входом первого блока, в свою очередь единичный выход дополнительного триггера соединен с управл ющим входом второго блока, вход которого подключен к генератору эта лонных импульсов, а выход ко входу делител , выход делител соединен с нулевым входом дополнительного триг гера, со входом регистра и со входом регистра опорного числа, по выходу к установочным входам счетчика, первый вход ключа подключен к выходу формировател импульсов опорного сигнала , второй к нулевому выходу статического триггера, а выход - к единичному входу второго дополнительного триггера, нулевой вход которого подключен к выходу формировател импульсов измер емого сигнала, нулевой- выход - ко входу регистра, а единичный выход схемы ко входу элемента И, второй вход которого подключен к выходу регистра пам ти, подключенного ко входу и выходу счетчика, а выход элемента И к одному входу элемента ИЛИ, второй вход которого подключен к выходу регистра. Устройство сочетает высокую точность измерени с большим быстродействием и позвол ет запоминать предыдущие значени величин разности фаз при подавлении шумами очередных импульсов величин разности фаз и измер емого сигнала, выдавать на выход дискриминатора не аномальное значение этой величины, а предыдущее значение, что при относительной большой коррекции временных интервалов между импульсами измер емого сигнала практически соответствует источнику значени разности фаз l . Однако, применение данного устрой ства дл измерений фазовых сдвигов сигналов ФПИ при масштабно-временных преобразовател х однократных процессов с помощью ЭЗЛТ предъ вл ет дополнительные требовани по дост верности результата измерени . Известен цифровой фазовый дискриминатор , содержащий формирователи импульсов опорного и измер емых сигналов , статические триггеры, ключи, счетчик, генератор эталонных импульсов , регистр, регистры опорного числа и пам ти, триггер, делитель этало ных импульсов, элементы И и ИЛИ/ дополнительный триггер, счетный вход которого соединен с выходом формировател импульсов измер емого сигнала , его единичный выход подключен к единичному входу дополнительного статического триггера, единичный выход которого соединен с пер вым входом, дополнительного элемента И, а нулевой выход дополнительного триггера соединен с единичным входом триггера, нулевой выходкоторого соединен со вторым входом дополнительного элемента НЕ и ко входу регистра,а выход элемента НЕ соедине со входом элемента И, при этом выход делител эталонных импульсовсоединен с нулевыми входами триггера дополнительного статического триггера 2 .. В некоторых системах с масштабно-временным преобразованием производитс запись форм нескольких иссле дуемых сигналов, следовательно, при считывании на одном интервале считывании на одном интервале счГитЫвани (одной строке считывани ) по в л етс несколько информационных импульсов , имек цих единую прив зку к Одному импульсу, которые необходимо в дальнейшем по специально выбираем программе, после анализа на экране и дикатора, выбрать и выставить после довательно (кажда на своей строке) т. е. на одном интервале по ,одному информационному импульсу. Такую задачу не может выполнить Эгот цифровой фазовый дискримина1тор так как он воспринимает только первый информационный импульс, счита второй, ложным и выдает на выход пре дыдущую ординату, где приЬутствовал один информационный импульс. Цель изобретени - повышение точ ности работы и упрощени дискриминатора . Поставленна , цель достригаетс тем, что в фазовый дискриминатор, с держащий формирователь опорных импу сов, выход которого соединен с един ннм входом триггера, единичнЕЗй выхо которого соединен с первым входом первого ключа, генератор эталонных импульсов, выход которого соединен со вторым входом первого ключа .выход которого соединен с первым входом счетчика, первые выходы счетчика соединены с соответствукщими первыми входами регистра пам ти, выход которого соединен с первым входом элемента И, выход элемента И соединен с первым входом первого элемента ИЛИ, второй выход счетчика соединен с первым входом выходного регистра, выход которого соединен со вторым входом первого элемента ИЛИ, выход которого соединен с выходом дискриминатора, второй и третий ключи, единичный выход триггера соединен с первым входом третьего ключа, введены реверсивный счетчик дешифратор, второй элемент ИЛИ и инверторы , первые входы реверсивного счетчика соединены со счетными входами дискриминатора, выход реверс.ивногб счетчика через дешифратор соединен с первым входом второго ключа, вторые входы второго и третьего ключей объединены и соединены с информационным входом дискриминатора, выход третьего ключа соединен со вторым входом реверсивного счетчика, выход второго ключа соединен с первым входом второго элемента ИЛИ и входом первого инвертора, выход которого соединен со вторым входом выходного регистра и третьим входом реверсивного счетчика, выход второго элемента ИЛИ соединен с нулевым входом триггера , нулевой выход которого соединен :о вторым входом регистра пам ти и третьим входом выходного регистра, единичный выход триггера соединен со вторым входом элемента И, третий вход которого соединен со вторым выходом счетчика, выход первого элемента ИЛИ соединен со вторым входом рчетчика и через второй инвертор со вторым входом второго элемента ИЛИ. На чертеже изображена функциональна схема дискриминатора. Устройство состоит из реверсивного счетчика 1, счетчика 2, выходного регистра 3, триггера 4, регистра 5 пам ти, формировател б опорных импульсов , генератора 7 эталонных импульсов , первого ключа .8, дешифратора 9, второго ключа 10, первого элемента ИЛИ 11, элемента И 12, третьего ключа 13, первого инвертора 14, второго элемента ИЛИ-15, второго инвертора 16. Работает цифровой фазовый дискриминатор следующим Образом. Работа начинаетс - с записи в реверсивный счетчик 1 кода, соответствующего номеру информационного импульса первого инвертора считывани и установки в нуль счетчика 2, регистра 3, триггера 4 и регистра 5 пам ти. Опорный сигнал ср, поступающий на вход формировател б опорных импульсов , поступает на единичный вход триггера 4 и разрешает прохождение импульсов генератора 7 эталонных импульсов через первый ключ 8 на вход счетчика 2. В это врем информационные импуль сы, поступающие на вход реверсивного счетчика 1, производ вычитание кода в этом счетчике до Г и формиру при этом с помощью дешифратора 9 разрешение на втором ключе 10 дл прохождени следующего импульса через элемент ИЛИ 15 на нулевой вход триггера 4 дл установки его в нулевое состо ние. При этом заканчиваетс заполнение счетчика 2 и формируетс разрешение на регистре 3 и запрет на элементе И 12. Устанавливаетс запрещающий потен циал на третьем ключе 13, запреща прохождениеЦ)римпульсов на реверсивны счетчик. При этом по заднему фронту импульса с выхода первого инверто ра 14, с элемента ИЛИ 11 считываетс информаци , снимаема со счетчика 2 через регистр 3. При этом по вы ходной информации элемента ИЛИ 11, информаци со счетчика 2 переписываетс в регистр 5 пам ти, а счетчик 2 устанавливаетс в нулевое соето ние и по заднему фронту импульса с выхода второго инветора 16 подтверждаетс нулевое состо ние триггера . Одновременно по заднему фронту импульса с выхода первого инвертора 14 реверсивный счетчик 1 запоминает код информационного импульса второго интервала считывани . По поступлению последующих импульсов опорных сигналов циклы работы дискри минатора повтор ютс . При по влении нулевогокода на реверсивном счетчике по импульсу опо ного сигнала происходит установление запрещающего потенциала на регистре 3, разрешени на элемент И 12 и блокировки входа регистра 5 -пам ти тем самым при отсутствии информацион ных сигналов у)о произойдет переполнение счетчика 2 и импульс перепо нени поступает на вход элемента И 1 производ считывание информации из регистра пам ти, соответствующей пре дыдущему циклу обработки. Такимобразом, предлагаемый цифро вой фазовь1й дискриминатор позвол ет повысить точность работы за счет авт матического выбора необходимой инфор мации и значительно упростить дискри минатор. Формула изобретени Цифровой фазовый дискриминатор, содержащий формирователь опорных импульсов , выход которого соединен с единичным входом триггера, единичный выход которого соединен с первым входом первого ключа, генератор эталонных импульсов, выход которого соединен со вторым входом первого ключа , выход которого соединен с первым входом счетчика, первые выходы счетчика соединены с соответствующими первыми входами регистра пам ти, выход которого соединен с первым входом элемента И, выход элемента И соединен с первым входом первого элемента ИЛИ второй выход счетчика соединен с перьым входом выходного регистра, выход которого соединен со вторым входом первого элемента ИЛИ, выход, которого соединен с выходом дискриминатора , второй и третий ключи, единичный выход триггера соединен с первым входом третьего ключа, о т ц кчающийс тем, что, с целью повышени точности работы и упрощени дискриминатора, в него введены реверсивный счетчик, дешифратор, второй элемент ИЛИ и инверторы, первые входы реверсивного счетчика соединены со счетными входами дискриминатора, выход реверсивного счетчика через де-. шифратор соединен с первым входом второго ключа, вторые входы второго и третьего ключей объединены и соединены с информационным входом дискриминатора , выход третьего ключа соединен со вторым входом реверсивного счетчика, выход второго ключа соединен с первым входом второго элемента ИЛИ и входом первого инвертора, выход крторого соединен со вторым входом выходного регистра и третьим входом реверсивного счетчика, выход второго элемента ИЛИ соединен с нулевым входом триггера, нулевой выход которого соединен со вторым входом регистра пам ти и третьим входом выходного регистра, единичный выход триггера соединен со вторым входом элемента И, третий вход которого соединен со вторым выходом счетчика, выход первого элемента ИЛИ соединен со вторым выходом счетчика и через второй инвертор со вторым входом второго элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №375670,кл. G 08 С 19/22, 1971.