SU932558A1 - Устройство дл регулировани скорости движени магнитного носител - Google Patents

Description

(5) УСТРОЙСТВО ДЛЯ РЕГУЛИРОВАНИЯ СКОРОСТИ ДВИЖЕНИЯ МАГНИТНОГО НОСИТЕЛЯ

1

Изобретение относитс  к приборостроению и может быть использовано в аппаратуре точной магнитной записи. Известны устройства дл  регулировани  скорости движени  маг ,нитного носител , содержащие частотный либо фазовый дискриминатор , с помощью которых оцениваетс  отклонение частоты или фазы контрольных сигналов, поступаю-,, щих с носител  и вырабатываетс 

i управл ющий сигнал, компенсирующий дане)ое отклонение СО и jf2j.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство, содержащее формирователь входных импульсов, соединенный с входами частотного и фазового дискриминаторов , генератор опорной частоты, подключенный через управл емый делитель частоты к ДРУГИМ входам частотного и фазового дискриминаторов, а также последовательно соединенные.

усилитель мощности и электродвигатель .

В известном устройстве изменение скорости движени  магнитного носител  приводит к изменению частоты и фазы контрольной последовательности импульсов, котора  после делени  поступает на вход частотного и фазового дискриминаторов. Сигналы частотного и фазового дискриминаторов суммируютс  и через усилитель мощности воздействуют на элекУродвигатель, измен   необходимым образом его обороты З.

Однако при изменении частоты контрольных импульсов от нул  до номинальности и вообщев случа х больших рассогласований, фаза сигнала изменитс  на 2Хи радиан, где число in зависит от величины рассогласовани , что вызовет значительное снижение точности регулировани  скорости.

того, поскольку генератор опорной частоты не синхронизирован 393 с входным сигналом, возможно ложное установление фазы, что. также снижает точность и надежность работы устройства. Цель изобретени  - увеличение точности регулировани  скорости движени  магнитного носител  и повышение надежности работы устройства. Поставленна  цель достигаетс  тем что в устройство введены блок фазировани , блок регулировани  длительности управл ющих импульсов и широтно-импульсный модул тор, вход которо го соединен с выходом блока регулировани  длительности управл ющих импульсов, а выход - с входом усилител  мощности, при этом выход частот ного дискриминатора соединен с первы входом блока регулировани  длительности управл ющих импульсов непосредственно и через блок фазировани  с третьим входом фазового дискриминатора , выход которого подключен к второму входу блока регулировани  длительности управл ющих импульсов. На фиг. 1 представлена структурна  схема устройства дл  регулировани  скорости движени  магнитного носител ; на фиг. 2 - развернута  структурна  схема устройства; на фиг.З - временна  диаграмма, по сн юща  работу схемы. Устройство содержит формирователь t входных импульсов, выход которого соединен с первыми входами частотного 2 и фазового 3 дискриминаторов, генератор опорной частоты, выход которого через управл емый делитель 5 частоты подключен к вторым входам дискриминаторов 2 и 3,последовательно соединенные усилитель 6 мощности и электродвигатель 7, при этом выход частотного дискриминатора 2 соединен с третьим входом фазового дискриминатора 3 через блок .8 фазировани  и с первым входом блока 9 регулировани  длительности управл ющих импульсов - непосредственно. Выход фазового дискриминатора 3 подключен к вторсжу входу блока 9 регулировани длительности управл ющих импульсов, выход которого через широтно-импульс ный модул тор 10 подключен к входу усилител  6 мощности. Частотный дискриминатор 2 состоит из схемы И 11 на три входа, счетчика 12 импульсов, схемы И-НЕ 13 на К входов, блока k .пам ти, дешифратора 15 на И входов. двухвходовой схемы ИЛИ 16. Фазовый дискриминатор 3 состоит из счетчика импульсов 17, дешифраторов чисел ( f - 1) 18, ( + 1) 19 и m 20, двух RS-триггеров 21 и 22, двух двухвходовых схем И 23 и 24. Управл емый делитель 5 частоты состоит из двух последовательно соединенных делителей на триггерах 25 и 26. Блок 8 фазировани  состоит из RS-триггера 27, схемы И 28 на три входа, К5-три1- гера 29, двухвходовой схемы И 30, схемы ИЛИ 31 на три входа. А блок 9 регулировани  длительности управл ющих импульсов состоит из RS-триггеров 32 и 33, двухвходовой схемы ИЛИ 3, схемы НЕТ 35, блока 36 дешифраторов чисел , схемы ИЛИ 37 на п+3 входов. Импульсы высокой частоты от генератора опорной частоты через управл емый делитель 5 частоты поступают на входы частотного- 2 и фазового 3 дискриминаторов. В частотном дискриминаторе 2 эти импульсь через схему И 11 поступают на вхйд счетчика 12 импульсов поскольку на первом входе схемы И 11 поддерживаетс  логическа  1 схемой И-НЕ 13, а на втором тоже будет логическа  1 с формировател  1 до прихода очередного контрольного импульса.Если до прихода очередного контрольного импульса счетчик 12 успевает заполнитьс  (что возможно в режиме разгона и при больших рассогласовани х), то дальнейшее прохождение импульсов через схему И 11 блокируетс  сн тием логической 1 с первого входа схемой И-НЕ 13- С приходом очередного контрольного импульса счетчик 12 переводитс  в нулевое состо ние, имевша с  в нем информаци  переписываетс  в блок 1 пам ти, представл ющий собой И D-триггеров, где и хранитс  до прихода следующего контрольного импульса . В зависимости от кода, записанного в блоке И пам ти, на определенном выходе дешифратора 15 в течение такта будет поддерживатьс  ло- гическа  единица. Если счетчик 12 заполнен, то логическа  1 находитс  на последнем выходе дешифратора 15. Всего дешифратор 15 имеет 2 выходов, где И- количество его входов. Эта единица в течение такта подаетс  на вход определенного дешифратора числа блока 36 дешифраторов чисел, блок 9 регулировани  длитедьности управлйющих импульсов. Дешифраторы чисел представл ют собой многовходовые схемы И, кажда  из которых св зана с определенными выходами счетчика 17 фазового дискриминатора 3.Таким образом, при определенном коде на счетчике 17, только на выходе одного определенного дешифратора числа блока 36 дешифраторов чисел, возможно по вление единичного импульса при условии, что на дополнительный его вход подан единичный логический уровень от дешифратора 15 частотного дискриминатора 2, Поскольку в течение такта логическа  1 с частотного дискриминатора 2 подаетс  только на один определенный дешифратор числа блока 9 регулировани  длительности управл кицих импульсов, то на его выходе и по витс  единичный импульс, который пройд  через схему ИЛИ 37, переведет в нулевое состо ние широтно-импульсный модул тор 10, который в начале такта устанавливаетс  в единичное состо ние сигналом с выхода схемы ИЛИ 31. Следовательно, ширина управл ющего импульса с выхода широтноимпульсного модул тора 10 зависит от кода числа зафиксированного на счетчике 12 частотного дискриминатора 2.

Сигнал с фазового дискриминатора 3 до определенного момента блокируетс  нулевым потенциалом, подаваемым с выхода схемы ИДИ 16 на .входы схем И 23 и 2 фазового дискрисминатора 3. Таким образом, исключаетс  нежелательное вли ние сигнала фазового дискриминатора на процесс регулировани  при больших рассогласовани х . Как только разность между текущим и номинальным значени ми скорости вращени  электродвигател  уменьшитс  до установленной величины , единичный потенциал начнет поо2 чередно по вл тьс  на выходах - 1

2

и у + 1 дешифратора 15, подключенных к входам схемы ИЛИ 16. На выхьде последней установитс  логическа  единица, котора  разблокирует фазовый дискриминатор 3 и разрешит

работу дешифратору числа у блока 36 дешифраторов чисел.

Характеристика фазового дискриминатора 3 формируетс  в RS-триггерах 21 и 22 по сигналам от дешифраторов чисел (у - l)l8, (у Ol9

и m 20. В начале такта счетчик 1/ и триггер 22 перевод тс  в нулевое состо ние, а триггер 21 - в единичное сигналом с дешифратора 20 числа п. Триггер 21 переводитс  в нулевое состо ние сигналом с дешиф-.

ратора числа (у - 1)18, а триггер 22 в единичное состо ние сигналом с

дешифратора числа (у + 1)19. Таким образом, на выходе триггера 21 поддерживаетс  логическа  1 от начала такта и до дешифрации числа

(у - 1), а на триггере 22 - от дешифрации числа у -f 1 и до конца таК

та. Эти единичные уровни поступают на входы схем И 23 и 2 соответст-.

венно.

Контрольный импульс с формировател  1 может поступать на входы схем И 23 и 24 фазового дискриминатора 3 с опережением, отставанием либо

без фазового рассогласовани .

Если контрольный импульс поступает с опережением по фазе (текуща  скорость выше номинальной), т.е., в момент между началом такта и прохождением на счетчике 17 кода, соm

ответствующего числу у - 1, то он

пройдет через схему И 23 поскольку в этом интервале времени на другом

ее входе поддерживаетс  логическа  1 триггером 21, и переведет RSтриггер 32 блока 9 регулировани  длительности управл ющих импульсов в единичное состо ние. Единичный уровень с триггера 32 до конца такта разрешает работы дешифрато ру числа

у - 1 блока 36 дешифраторов чисел.

В случае отставани  по фазе контрольного импульса (текуща  скорость . ниже номинальной), он пройдет через схему И 2 и переведет триггер 33 в единичное состо ние, который разрешит работу дешифратору числа у.+

блока 36 дешифраторов чисел.

В этих случа х схема НЕТ 35 бло- ка 9 регулировани  длительности управл ющих импульсов задерживает сиг нал от дешифратора числа блока Зб дешифраторов чис.ел благодар  тому, что на запрещающем входе схемы НЕТ 35 поддерживаетс  логическа  1, поступающа  через схему ИЛИ З от триггера 32 либо 33. И наконец, если контрольный импульс поступает без рассогласовани  то он поступает на фазовый дискрими натор 3 в интервале между протеканием на счетчике 17 кодов чисел у - 1 и у + 1. Поскольку в этом интервале триггеры 21 и 22 наход тс  в нулевом состо нии, то контрольный импульс не пройдет ни через схе му И 2-3, ни через схему И 24. Следовательно триггеры 32 и 33 блока 9 регулировани  длительности управл ю щих импульсов остаютс  в нулевом состо нии, чем разрешаетс прохождение сигналов от дешифратора числа у блока Зб дешифраторов чисел чере схему НЕТ 35. Этот сигйал через схему ИЛИ 37 переводит в «улевое со то ние широтно-импульсный модул тор 10 точно посредине такта. Дл  фазового согласовани  цикла работы фазового дискриминатора 3 с произвольно поступающими контрольными импульсами служит блок В фазировани . Перед рассмотрением его работы необходимо отметить, что сче чик 12 заполн етс  за два, а счетчик 17 за один такт. Частота поступлени  импульсов на счетчик 17 (емкостью т) в несколько раз выше, чем на счетчик .12, что св зано с тр буемой точностью. Процесс заполнени  счетчико в 12 и 17 показан на диаграммах д соответстаенно (фиг. 3). 8 режиме разгона счетчик 12 успевает заполнитьс  (.диаграмма 6 момент t) и сохран ет свое состо ние до поступлени  контрольного импульса (момент t). Контрольные импульсы изображе ны на диаграмме 3. Начало их поступлейи  вз то произвольно. С поступлением на вход устройства первог контрольного импульса счетчик 12 сбрасываетс , а на последнем выходе Р дешифратора 15 устанавливаетс единичный уровень (диаграмма ). До момента t,j с дешифратора 15 не поступает разрешающий сигнал в блок 36 дешифраторов чисел, поэтому широтноимпульсный модул тор 10 не сбрасываетс  fдиаграмма li) и на электродвигатель 7 подаетс  посто нное напр жение , что способствует быстрейшему его разгону. По истечении некоторого времени (завис щего от характеристик электродвигател , параметров схемы и выхода дешифратора) сигнал по витс  на RJ выходе дешифратора 15 (диаграмма г). Соответственно уменьшаетс  длительность управл ющих импульсов на выходе широтно-импульсного модул тора 10 (диаграмма и). Наконец, при приближении скорости электродвигател  к номинальной, единичный уровень будет по вл тьс  на выходах р р -Х--1 и - + 1 дешифратора 15, диаг раммы д и е , а на выходе схемы ИЛИ 16 устанавливаетс  единичный потенциал (диаграмма й-), который переводит триггер 27 блока 8 фазировани  в единичное состо ние (диаграмма К), чем разрешает его работу. С поступлением на вход схемы И 28 очередного контрольного импульса. (назовем его переключающим, момент времени t-), он проходит через схему И 28 (диаграмма л), переключает триггер 29 в единичное состо ние (диаграмма м), а через схему ИЛИ 31 сбрасывает счетчик 17 в исходное состо ние (диаграмма-, точка t). Как только на счетчике по витс  код, соответствующий половине цикла его работы, импульс дешифратора 19 числа пройдет через схему И 30 (диаграмма н), так как на другом ее входе логическа  1 от триггера 29 схема ИЛИ 31 снова сбросит счетсик 17 в исходное состо ние (диаграмма «у, точка t). Этим же импульсом перевод тс  в исходное состо ние триггеры 27 и 29 (диаграммы k и v), Работа блока фазировани  прекращаетс . Следующие контрольные импульсы оказываютс  прив занными к средине цикла работы счетчика 17 (диаграммы «, . В рассмотренном случае переключающий импульс поступает в момент t J с опережением по фазе . Если пе 1Ъключающий импульс, поступает с отставанием по фазе, момент tg, то сбрасывание счетчика 17 происходит в мо

мент t- , при прохождении на счетчике/

m

а в остальном работа кода числа -j.

блока 8 фазировани  проект аналогично описанному (диаграмма К-н) и фазировани  закончитс  за врем 

;ч-17- ,На диаграмме о показаны импульсы с выхода схемы ИЛИ 31, переключающие чииротно-импульсный модул тор в единич ное состо ние.

Использование блока фазировани  и логического устройства совместно с широтно-импульсным модул тором выгодно отличает предлагаемое устройство от известного, так как исключаетс  опасность срыва процесса.регулировани , в результате чего повышаетс  надежность.

Claims (3)

1.Авторское свидетельство СССР

№ 517930, кл. G 11 В 15А6, 21.02.75.

2.Авторское свидетельство СССР

№ 533977, кл. G 116 15А6, 20.05.75.

3.Авторское свидетельство СССР

№ 561997, кл. G 11 В 15/52, 04.01.76 (прототип).

/

II

, I

.

n

I I I

Ь tf

iftgi,