SU363220A1 - Устройство синхронизации кодовых - Google Patents
Устройство синхронизации кодовыхInfo
- Publication number
- SU363220A1 SU363220A1 SU1661848A SU1661848A SU363220A1 SU 363220 A1 SU363220 A1 SU 363220A1 SU 1661848 A SU1661848 A SU 1661848A SU 1661848 A SU1661848 A SU 1661848A SU 363220 A1 SU363220 A1 SU 363220A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- counter
- combination
- output
- synchronization code
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1
Изобретение касаетс передачи данных.
По основному авт. св. № 291357 известно устройство синхроннзациИ кодовых комбинаций , ограниченных стандартными паузами.
Дл надежной работы этого устройства паузы, ограничивающие кодовые комбинации, должны иметь сравнительно большую длительность (не менее длительности самой кодовой комбинаций). Кроме того, во избежание ложных устойчивых состо ний системы кодовые комбинаций должны строитьс с учетом определенных ограничений (исключаютс комбинации, симметричные относительно своей середины).
Дл уменьшени времени вхол дени в синхронизм и снижени веро тности ложного фазировани в предложенном устройстве между выходом распределител и дополнительным входом блока управлени включен дополнительный цикловой фазовый дискриминатор . Второй выход этого дискриминатора через введенную в упом нутый блок управлени третью схему «И подключен к дополиительному входу делител частоты.
На фиг. 1 приведена блок-схема предложенного устройства, дополнительные элементы выделены жирными лини ми; на фиг. 2 - временные диаграммы.
Устройство содержит генератор / импульсов , управл емый делитель 2 частоты, блок 3
определени величины и знака рассогласовани , блок 4 управлени делител частоты и цепь 5 обратной св зи.
.Блок 3 состоит из распределител 6 импульсов , схем «И 7 и 8, схем «ИЛИ 9 и 10, счетчиков И и 12, цифровой схемы 13 сравнени и введенного дополнительно циклового фазового дискриминатора из схемы «И 14 и счетчика 15 импульсов.
Блок 4 состоит из схем «И 16 и 17 и дополнительно введенной схемы «И 18.
Дл определени относительного рассогласовани приемного и передающего распределителей на выходе приемного распределител 6 формируютс стробирующие комбинации «а, «Ь и дополнительна стробирующа комбинаци «d. Прин тый сигнал подаетс одновременно на три схемы «И (7, 8 и 14). С приемного распределител 6 стробирующа
комбинаци «а подаетс на схему «И 7, комбинаци «Ь - на схему «И 8 и комбинаци «d - на схему «И 14. Ко всем трем схемам «И от делител 2 частоты подвод тс счетные импульсы.
При синхронном полол ении передающего и приемного распределителей стробирующие комбинации ориентированы во времени относительно принимаемой комбинации (как показано «а фит. 2а). На выходах схем«И 7и5
сигналов нет, а на выходе схемы «И 14 имеютс счетные импульсы, которые проход т на вход счетчика /5 и заполн ют его.
При рассогласовании распределителей приема и передачи прин та кодова комбинаци может частично совпадать либо со стробом «а (см. фиг. 26), либо со стробом «&, либо с обоимИ стробаМИ (см. фиг. 28). При совпадении принимаемой комбинации со стробом «а счетные импульсы проход т на выход схемы «И 7 и через схему «ИЛИ 9 поступают на счетчик //. На счетчик /2 импульсы проход т .в течение времени совпадени принимаемой комбинации со стробом «Ь через схемы «И 8 и .«ИЛИ W.
Цифрова схема 13 сравнивает числа, записанные в счетчиках // и 12. В зависимости от того, в каком из счетчиков записано большее число, схема сравнени выдает сигнал либо на схему «И 16, либо па схему «И 17. На дополнительные входы этих схем подаетс сигнал со счетчика 15. Этот сигнал существует лишь тогда, когда счётчик заполнен, т. е. при совпадении значительной части комбинации «t/ с принимаемой комбинацией, что свидетельствует об относительно малом рассогласовании передающего и приемного распределителей .
Таким образом, при малых рассогласовани х действие предложенного устройства не отличаетс от известного.
При больших же рассогласовани х принимаема комбинаци сильно сдвинута во времени относительно строба «uf (см. фиг. 2,8),
и через схему «И 14 на счетчик 15 проходит небольщое число импульсов. Счетчик в этом случае не заполнен, и выходной сигнал с него не подаетс на схемы «И 16 и П. Со второго
выхода счетчика 15 подаетс сигнал на схему «И 18, котора обеспечивает изменение коэффициента делени делител 2 частоты на все врем существовани строба «с. Цепь обратной св зи при этом не работает, так что
коррекци осуществл етс в одну сторону с максимальным шагом.
При уменьщении рассогласовани до определенной величины счетчик 15 заполн етс , схема «И 18 отключаетс , а на схемы «И 16
и 17 подаютс разрешающие сигналы. Оставшеес малое рассогласование устран етс известным способом без перерегулировани .
Предмет изобретени
Устройство синхронизации кодовых комбинаций , ограниченных стандартными паузами, по авт. св. № 291357, отличающеес тем, что,
с целью уменьшени времени вхождени в синхроиизм и снижени веро тности ложного фазировани , между выходом распределител и дополнительным входом блока управлени включен дополнительный цикловой фазовый
дискриминатор, второй выход которого через введенную в упом нутый блок управлени третью схему «И подключен к дополнительному входу делител частоты.
цинп
пгтппг
LTL
Фиг1
Принимаема HofyS.n ifOM5uHiji;ug
П Т I-1Л
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1661848A SU363220A1 (ru) | 1971-05-31 | 1971-05-31 | Устройство синхронизации кодовых |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1661848A SU363220A1 (ru) | 1971-05-31 | 1971-05-31 | Устройство синхронизации кодовых |
Publications (1)
Publication Number | Publication Date |
---|---|
SU363220A1 true SU363220A1 (ru) | 1972-12-30 |
Family
ID=20476811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1661848A SU363220A1 (ru) | 1971-05-31 | 1971-05-31 | Устройство синхронизации кодовых |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU363220A1 (ru) |
-
1971
- 1971-05-31 SU SU1661848A patent/SU363220A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3876833A (en) | Receiver for synchronous data signals, including a detector for detecting transmission speed changes | |
US3602828A (en) | Self-clocking detection system | |
US3936604A (en) | Synchronization of clocks in digital signalling networks | |
US5025461A (en) | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal | |
US4617520A (en) | Digital lock detector for a phase-locked loop | |
US3238459A (en) | Unambiguous local phase reference for data detection | |
JPS6340080B2 (ru) | ||
US4613980A (en) | System for high accuracy remote decoding | |
US4166249A (en) | Digital frequency-lock circuit | |
US4876699A (en) | High speed sampled data digital phase detector apparatus | |
EP0301616B1 (en) | Digital phase-locked-loop clock extractor for bipolar signals | |
US3142802A (en) | Synchronous clock pulse generator | |
SU363220A1 (ru) | Устройство синхронизации кодовых | |
GB959311A (en) | Skew correction system | |
US3306979A (en) | Pulse code modulation systems | |
US4771442A (en) | Electrical apparatus | |
DE69305761T2 (de) | Koder-Dekoder | |
US3900850A (en) | Digital pulse train tracker | |
US4142070A (en) | False framing detector | |
GB1186556A (en) | Apparatus for Generating Synchronised Timing Pulsey in a Receiver of a Synchronous Digital Communications System | |
NO137134B (no) | Kodeanordning for omforming av et analogt signal til digital kode. | |
US3588709A (en) | Synchronous timing system having failure detection feature | |
US3241075A (en) | Pulse regenerative devices | |
US4263672A (en) | Apparatus for synchronization on the basis of a received digital signal | |
US3488446A (en) | Apparatus for deriving pitch information from a speech wave |