SU928626A1 - Устройство дл подавлени помех - Google Patents

Устройство дл подавлени помех Download PDF

Info

Publication number
SU928626A1
SU928626A1 SU802978910A SU2978910A SU928626A1 SU 928626 A1 SU928626 A1 SU 928626A1 SU 802978910 A SU802978910 A SU 802978910A SU 2978910 A SU2978910 A SU 2978910A SU 928626 A1 SU928626 A1 SU 928626A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
zero
signal
Prior art date
Application number
SU802978910A
Other languages
English (en)
Inventor
Валерий Александрович Шмыров
Владимир Алексеевич Новичихин
Николай Васильевич Хряпов
Original Assignee
Предприятие П/Я В-8205
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8205 filed Critical Предприятие П/Я В-8205
Priority to SU802978910A priority Critical patent/SU928626A1/ru
Application granted granted Critical
Publication of SU928626A1 publication Critical patent/SU928626A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПОДАВЛЕНИЯ ПОМЕХ
Изобретение относитс  к 1 мпулъс/ной технике, в частности к формировател м импульсов с подавлением кратковременных помех, и может быть использовано в вычислительной технике и автоматике.
Известно устройство дл  подавлени  помех, содержащее два триггера, каждый из которых имеет входы.нулевой , единичный,синхронизации и раздельной установки в О, причем входы установки в о обоих триггеров объединены, вход синхронизации первого триггера  вл етс  входом устройства , а единичный выход второго триггера -.выходом устройства
Однако это устройство отличаетс  конструктивной сложностью и невысокой надежностью.
Известно также устройство дл  подавлени  помех, содержащее соединенные между собой два триггера со счетными входами 2.
Недостатком этого устройства  вл етс  то, что оно подавл ет кратковременные помехи только в том случае, когда управл ющий сигнал имеет нулевой уровень, а при единичном уровне управл ющего сигнала кратковременные импульсы помехи проход т на, выход
устройства, т.е. известное устройство подавл ет помехи только одной пол рности .
Целью изобретени   вл етс  увеличение помехоустойчивостиустройства.
Поставленна  цель достигаетс  тем, что в устройство дл  подавлени  помех, содержащее два триггера, счетные входы которых подключены к тактовой ши10 не и к входам первого и второго элементов совпадени , другие входы которых подсоединены соответственно к выходам первого и второго триггеров, вход сброса первого триггера подклю15 чен к управл ющей шине непосредственно а вход другого триггера - через ивертор, введены третий триггер и третий элемент совпадени , один вход которого соединен с выходом первого
20 элемента совпадени , другой вход подключен к выходу третьего триггера, а выход подключен к счетному входу третьего триггера, вход сброса которого соединен с инверсным выходом
25 второго элемента совпадени ..
На чертеже представлена функциональна  схема данного устройства.
Устройство содержит инвертирующие элементы 1 и 2, триггеры 3-5 и

Claims (2)

  1. 30 элементы 6-8 совпадени . При этом объединенные входды элементов 6 и 7 совпадени  и соединенные с ними счет ные входы триггеров 3 и 4  вл ютс  тактовым входом устройства, вход установки нул  триггера 3, соединенный .со входом элемента 1,  вл етс  управл ющим входом устройства, а выход элемента 8 совпадени  - выходом устройства . Устройство работает следующим образом . Импульсы с тактового входа уст.ройства поступают на счетные входы триггеров 3 и 4 и на объединенные входы элементов 6 и 7 совпадени . На выходах элементов 6 и 7 совпадени  будет по вл тьс  каждый второй тактовый импульс, т.е. триггеры 3 и 4 и элементы б и 7Обраэуют делите ли частоты тактовых импульсов иа два. Рассмотрим работу устройства, ког да на его управл ющий вход приходит сигнал нулевого уровн . Этот сигнал приходит на вход установки нул  триг гера 3, поэтому на выходе триггера 3 будет присутствовать нулевой сигнал который запретит прохождение тактовых импульсов через элемент 6 совпадени  и сигнал помехи, длительность которого не превышает периода тактовых импульсов, не пройдет через элемент 6 совпадени  и не по витс  на выходе устройства. Первый же импульс пришедший на вход установки нул  триггера 5 через элемент 7 совпадени и инвертирующий элемент 2, устанавли вает его в нулевое состо ние, а на инверсном выходе триггера 5 будет присутствовать единичный сигнал, ко торый открывает элемент 8 совпадени . При поступлении на управл ю1Д1й вход устройства сигнала единичного уровн  тактовый импульс с выхода эл мента 6 совпадени  пройдет через эл мент 8 совпадени , на выход устройс ва и перепадом из верхнего уровн  в нижний опрокинет триггер 5 в единич ное состо ние, при этом нулевой сиг нал с инверсного выхода триггера 5 закроет элемент 8 совпадени  до конца воздействи  единичного управл ющего сигнала, так как в это врем  на входе установки нул  триггера 4 будет присутствовать инверсный управл ющий сигнал, т.е. нулевой и триггер будет находитьс  в нулевом состо нии , закрыва  элемент 7 совпадени . Далее на управл ющий вход устройства поступает нулевой сигнал и работа устройства повтор етс . Данное устройство подавл ет кратковременные помехи в случае, когда управл ющий сигнал представлен единичным уровнем, т.е. помехи обеих пол рностей, поэтому данное устройство имеет вдвое большую помехоустойчивость , чем известное. Формула изобретени  Устройство дл  подавлени  помех, содержащее два триггера, счетные входы которых подключены к тактовой шине и к входам первого и второго элементов совпадени , другие входы которых подсоединены соответственно к выходам первого и второго триггеров, 1ВХОД сброса первого триггера подключен к управл ющей шине непосредственно , а вход другого триггера - через инвертор, отличающеес  тем, что, с целью повышени  помехоустойчивости , в него введены третий триггер и тре.тий элемент совпадени , один вход которого соединен с выходом первого элемента совпадени , другой вход подключен к выходу третьего триггера, а выход подключен к счетному входу третьего триггера, вход сброса которого соединен с инверсным выходом второго элемента совпадени . Источники информации, прин тые во внимание при экспертизе 1.Патент США № 3.783.276, кл. 328-92,опублик. 1974.
  2. 2.Патент ОНА № 3.626.306, кл. 328-92, опублик. 1971.
SU802978910A 1980-08-25 1980-08-25 Устройство дл подавлени помех SU928626A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802978910A SU928626A1 (ru) 1980-08-25 1980-08-25 Устройство дл подавлени помех

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802978910A SU928626A1 (ru) 1980-08-25 1980-08-25 Устройство дл подавлени помех

Publications (1)

Publication Number Publication Date
SU928626A1 true SU928626A1 (ru) 1982-05-15

Family

ID=20916588

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802978910A SU928626A1 (ru) 1980-08-25 1980-08-25 Устройство дл подавлени помех

Country Status (1)

Country Link
SU (1) SU928626A1 (ru)

Similar Documents

Publication Publication Date Title
SU928626A1 (ru) Устройство дл подавлени помех
SU1622926A2 (ru) Формирователь временных интервалов
SU834913A1 (ru) Коммутатор
SU1758844A1 (ru) Формирователь последовательности импульсов
SU733096A1 (ru) Селектор импульсов по длительности
SU972652A1 (ru) Селектор импульсов по длительности
SU1511853A1 (ru) Преобразователь серии импульсов в пр моугольный импульс
SU1522383A1 (ru) Цифровой генератор импульсов
JPS5465582A (en) Judgement circuit of chattering time
SU1451841A1 (ru) Устройство дл вычитани и выделени импульсов
SU540413A1 (ru) Устройство временной коммутации асинхронных импульсных сигналов
SU534875A1 (ru) Реверсивный счетчик
SU1656512A1 (ru) Генератор рекуррентной последовательности с самоконтролем
SU993467A1 (ru) Селектор импульсов
SU473304A1 (ru) Логический интегратор
SU424310A1 (ru) Селектор импульсов
SU1522410A2 (ru) Декодер
SU953635A1 (ru) Устройство дл ввода информации
SU395989A1 (ru) Накапливающий двоичный счетчик
SU790120A1 (ru) Устройство дл синхронизации импульсов
SU1104464A1 (ru) Устройство управлени
SU1651374A1 (ru) Синхронный делитель частоты
SU834877A1 (ru) Устройство дл обнаружени потерииМпульСОВ
SU1001089A2 (ru) Устройство дл делени
SU1088108A2 (ru) Селектор импульсов по длительности