SU928350A1 - Device for calculating exponential-power functions - Google Patents

Device for calculating exponential-power functions Download PDF

Info

Publication number
SU928350A1
SU928350A1 SU802981553A SU2981553A SU928350A1 SU 928350 A1 SU928350 A1 SU 928350A1 SU 802981553 A SU802981553 A SU 802981553A SU 2981553 A SU2981553 A SU 2981553A SU 928350 A1 SU928350 A1 SU 928350A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
outputs
trigger
Prior art date
Application number
SU802981553A
Other languages
Russian (ru)
Inventor
Владимир Дмитриевич Байков
Василий Васильевич Пикулин
Владимир Николаевич Попов
Original Assignee
Пензенский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пензенский Политехнический Институт filed Critical Пензенский Политехнический Институт
Priority to SU802981553A priority Critical patent/SU928350A1/en
Application granted granted Critical
Publication of SU928350A1 publication Critical patent/SU928350A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/0307Logarithmic or exponential functions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/5235Multiplying only using indirect methods, e.g. quarter square method, via logarithmic domain

Landscapes

  • Complex Calculations (AREA)

Description

(5) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ(5) DEVICE FOR CALCULATION

ПОКАЗАТЕЛЬНО-СТЕПЕННЫХ ФУНКЦИЙINDICATIVE POWER FUNCTIONS

1one

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в специализированных и универсальных ЦВМ, работающих с числами с фиксированной зап той.The invention relates to digital computing and can be used in specialized and universal digital computers operating with fixed-point numbers.

Изёестно устройство дл  вычислени  функции А , содержащее блок умножени , п-блоков посто нной пам ти и (где m - число входов одного блока посто нной пам ти) входов D3.An appropriate device for calculating function A, containing a multiplication unit, n-blocks of constant memory and (where m is the number of inputs of one block of permanent memory) of inputs D3.

Недостатком данного устройства  вл ютс  ограниченные функциональные возможности.The disadvantage of this device is limited functionality.

Наиболее близким к предлагаемому  вл етс  устройство, содержащее основной регистр, сдвига, блок дл  извлечени  квадратного корн , блок умножени , триггер, блок управлени . Входы устройства по каждому разр ду чисел х и у соединены со входами установки основного регистра и регистра сдвига соответственно . Выход младшего разр да регистра сдвига подсоединен к установочному входу триггера, выход которого соединен с первыми входами блока дл  извлечени  корн  и блока управлени , выход блока дл  извлечени  корн  подключен к дополнительному входу основного регистра и третьему входу блока умно хени , ко второму входу которого подключен его выход, выход блока управлени  соединен с входами синхронизации блока дл  извлечени  корн  и блока умномени  и с импульсным входом регистра сдвига, вторые входы блока дл  извлечени  корн  и блока умнох ени  и выход триггера соединены с входами блока управлени , входами устройства  вл ютс  входы обоих регистров, выходом - выход блрка умножени  f2J.Closest to the present invention is a device comprising a main register, a shift, a unit for extracting a square root, a multiplication unit, a trigger, a control unit. The device inputs for each digit of the numbers x and y are connected to the inputs of the main register and shift register, respectively. The output of the lower bit of the shift register is connected to the setup input of the trigger, the output of which is connected to the first inputs of the extracting unit and the control unit, the output of the unit for extracting the root is connected to the auxiliary input of the main register and the third input of the smart supply unit, to the second input of which it is connected the output, the output of the control unit is connected to the synchronization inputs of the unit for extracting the root and the clever block and with the pulse input of the shift register, the second inputs of the unit for extracting the root and the unit are clever and a trigger output connected to inputs of the control unit, the device inputs are inputs of both registers - output blrka multiplying f2J.

Недостатком данного устройства  вл етс  низкое быстродействие.The disadvantage of this device is low speed.

Цель изобретени  - увеличение быстродействи .The purpose of the invention is to increase speed.

Поставленна  цель достигаетс  тем, что в устройство дл  вычисле35 ) мил показательно-степенных функций, содержащее, регистры первого и второ го аргументов, блок умно хени  и блок управлени , первый, второй и третий выходы которого, соединены со ответственно со входами считывани  регистра первого аргумента, регистра второго аргумента и блока умножени , входы записи регистров первого и второго аргументов  вл ютс  входами первого и второго аргументо устройства, выход регистра второго аргумента соединен с первым входом блока умножени , дополнительно введен блок логарифмировани -потенцировани , первый и второй входы за писи которого соединены соответствен но с выходом регистра первого аргумента и выходом блока умножени , вто рой вход которого и тактовый вход соединены соответственно с первым вы ходом блока логарифмировани -потенцировани  и четвертым выходом блока управлени , второй и п тый выходы которого соединены соответственно с входом считывани  и тактовым входом блока логарифмировани -потенциро-i вани , второй выход которого соединен с выходом устройства, вход пуска которого  вл етс  входом блока управлени , причем блок управлени  содержит (Генератор) импульсов, четыр элемента ИЛИ, четыре элемента И, три триггера, распределитель импуль сов и делитель частоты, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых со.еди нены соответственно с выходами первого и второго триггеров, первые входы которого соединены соответстве но с выходами первого и второго элементов ИЛИ, выход первого элемента И соединен со входом распределител  импульсов, выходы с первого по третий которого соединены с входами вто рого элемента ИЛИ и  вл ютс  соответственно первым, вторым и третьим выходами блока управлени , четвертый и п тый выходы которого соедине .ны с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом второго элемента , И и входом делител  частоты, выход которого соединен со вторым вхо .дом второго триггера и первым входом третьего элемента ИЛИ, второй в;(;од которого соединен с входом блока управлени  и вторым входом первого триггера, выход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с четвертым выходом распределител  импульсов, первый и третий выходы которого соединены с входами четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второй вход которого соединен со вторым выходом распределител  импульсов, пр мой и инверсный выходы третьего триггера соединены со вторыми входами третьего и четвертого элементов И, Иа фиг.1 представлена блок-схема устройства дл  вычислени  показательно-степенных функций i на фиг,2 - схема блока управлени . Устройство дл  вычислени  показательно-степенных функций содержит регистр 1 первого аргумента, вход 2 первого аргумента, блок 3 льгарифМировани -потенцировани , выход А устройства, блок 5 умножени , регистр 6 второго аргумента, вход 7 второго аргумента, блок 9 управлени . Блок 8 управлени  содержит элемент 9 ИЛИ, триггер 10, элемент 11 И, генератор 12 импульсов, распределитель 13 импульсов, элемент 1t ИЛИ, триггер 15, .элемент 16 ИЛИ, элемент 17 И, элемент 18 ИЛИ, триггер 19, элементы 20 и 21 И, -делитель 22 частоты. Блок 8 управлени  работает следующим образом. Сигнал .Пуск через элемент ИЛИ 9 взводит триггер 10, который открывает элемент И 11. Импульс с выхода генератора 12 импульсов через открытый элемент И 11 поступает на вход распределител  13 импульсов. На первом -выходе распределител  13 импульсов формируетс  импульс, который обеспечивает перепись содержимого регистра 1 первого аргумента в блок 3 логарифмировани -потенцировани . Кроме того, данный импульс проходит через элемент ИЛИ 1 и взводит триггер t5. Импульс с выхода элемента ИЛИ Ц поступает на элемент ИЛИ 16, сигнал с выхода которого возвращает триггер 10 в исходное Состо ние. При этом элемент И 11 закрыт сигналом с триггера 10, а элемент И 17 открыт триггером 15. Импульс с первого выхода распределител  13 импульсов проходит через элемент ИЛИ 18 и взводит триггер 19 сигналы с выходов которого открывают и закрывают соответственно элементы И 20 и 21.The goal is achieved by the fact that in the device for calculating 35 mil is exponential-power functions, containing the registers of the first and second arguments, the smart power block and the control unit, the first, second and third outputs of which are connected, respectively, with the read inputs of the first argument register , the register of the second argument and the multiplication block, the write inputs of the registers of the first and second arguments are the inputs of the first and second arguments of the device, the output of the register of the second argument is connected to the first input of the multiplication block, A logarithmization and potentiation block is introduced, the first and second inputs of which are connected respectively with the output of the first argument register and the output of the multiplication unit, the second input of which and the clock input are connected respectively with the first output of the logarithm and potentiation and the fourth output of the control unit, the second and fifth outputs of which are connected respectively to the read input and the clock input of the log-potential-i block, the second output of which is connected to the output of the device, the input which is the input of the control unit, and the control unit contains (Pulse Generator), four OR elements, four AND elements, three flip-flops, a pulse distributor and a frequency divider, the output of the pulse generator connected to the first inputs of the first and second And elements, the second the inputs of which are connected respectively to the outputs of the first and second triggers, the first inputs of which are connected respectively to the outputs of the first and second elements OR, the output of the first element I is connected to the input of the pulse distributor The first to third outputs of which are connected to the inputs of the second OR element and are respectively the first, second and third outputs of the control unit, the fourth and fifth outputs of which are connected to the outputs of the third and fourth elements AND, the first inputs of which are connected to the output The second element, And and the input of the frequency divider, the output of which is connected to the second input of the second trigger and the first input of the third OR element, the second one; (; one of which is connected to the input of the control unit and the second input of the first trigger, the output of the second the OR element is connected to the first input of the first OR element, the second input of which is connected to the fourth output of the pulse distributor, the first and third outputs of which are connected to the inputs of the fourth OR element, the output of which is connected to the first input of the third trigger, the second input of which is connected to the second output of the pulse distributor , the direct and inverse outputs of the third trigger are connected to the second inputs of the third and fourth elements AND, FIG. 1 shows a block diagram of a device for calculating exponentially-power of functions i in FIG. 2, a control block diagram. The device for calculating exponential-power functions contains the register 1 of the first argument, the input 2 of the first argument, the block 3 of the variable-potentiation, the output A of the device, the block 5 of multiplication, the register 6 of the second argument, the input 7 of the second argument, the block 9 of control. The control block 8 contains an element 9 OR, a trigger 10, an element 11 AND, a pulse generator 12, a distributor of 13 pulses, an element 1t OR, a trigger 15, an element 16 OR, an element 17 AND, an element 18 OR, a trigger 19, elements 20 and 21 And, the divider is 22 frequencies. The control unit 8 operates as follows. The signal. The trigger through the element OR 9 cocks the trigger 10, which opens the element And 11. The pulse from the generator output 12 pulses through the open element And 11 enters the input of the distributor 13 pulses. On the first output of the pulse distributor 13, a pulse is generated which provides for overwriting the contents of register 1 of the first argument into block 3 log-potentiation. In addition, this pulse passes through the element OR 1 and cocks the trigger t5. The impulse from the output of the element OR C enters the element OR 16, the signal from the output of which returns the trigger 10 to the original State. The element 11 is closed by the signal from the trigger 10, and the element 17 is opened by the trigger 15. The pulse from the first output of the distributor 13 pulses passes through the element OR 18 and charges the trigger 19; the signals from the outputs open and close the elements AND 20 and 21, respectively.

Импульсна  последрвательность с выхода генератора 12 через открытый элемент И 17 поступает на вход делител  22 и на первые входы элементов И 20 и 21.The pulse sequence from the output of the generator 12 through the open element And 17 is fed to the input of the divider 22 and the first inputs of the elements And 20 and 21.

Импульсна  последовательность через открытый элемент И 20 поступает в блок 3 логарифмировани -потенцировани .The pulse sequence through the open element AND 20 enters the block 3 logarithmization-potentiation.

Коэффициент делени  делител  22 определ етс  числом рабочих тактов, необходимых дл  работы блоков 3 и. 5 (число рабочих тактов определ етс  числом разр дов слова).The division factor of the divider 22 is determined by the number of work cycles required for the operation of blocks 3 and. 5 (the number of work cycles is determined by the number of word bits).

В момент поступлени  п-го импульса на вход делител  22 на выходе последнего формируетс  импульс, который возвращает триггер 15 в исходное состо ние, когда -элемент И 1 закрыт;, а пройд  через элемент ИЛИ 9, взводит триггер 10. На вход распределител  13 импульсов поступает второй импульс с генератора 12. Формируемый при этом на втором выходе распределител  импульс обеспечивает переписывание содержимого блока 3 логарифмировани -потенцировани  и регистра 6 второго аргумента в блок 5. Одновременно по тем же цеп м триггер 15 взводитс , а триггер 10 возвращаетс  в исходное положение . Кроме того, данным импульсом tpиггёp 19 возвращаетс  в исходное состо ние -. элемент И 20 закрываетс , а элемент И 21 - открываетс . Импульсна  последовательность с генератора 12 через открытые элементы И 17 и И 21 поступает на блок 5 умножени .At the moment the n-th pulse arrives at the input of the divider 22, a pulse is formed at the output of the latter, which returns the trigger 15 to the initial state when the AND 1 element is closed; and passes through the OR 9 element, triggers the trigger 10. At the input of the distributor 13 pulses The second pulse comes from generator 12. A pulse formed at the second output of the distributor provides for rewriting the contents of block 3 log-potentiation and register 6 of the second argument to block 5. At the same time, trigger 15 is charged and trigger 10 Returns to the starting position. In addition, this pulse tpigger 19 returns to its original state, -. element AND 20 is closed, and element AND 21 is opened. The pulse sequence from the generator 12 through the open elements And 17 and And 21 enters the block 5 multiplication.

После прихода п-го импульса на вход делител  22 на его выходе фор 4ируетс  импульс, возвращающий триггер 15 в исходное состо ние и взвод щий Триггер 10.After the p-th pulse arrives at the input of the divider 22, a pulse is generated at its output of the 4-pulse, which returns the trigger 15 to the initial state and triggers the trigger 10.

С приходом третьего импульса на распределитель 13 импульсов на его третьем выходе формируетс  сигнал, который обеспечивает перепись содержимого блока 5 в блок 3 логарифмировани -потенцировани . Данным импульсом триггер 15 взводитс , триггер 10 возвращаетс  в исходное состо ние и триггер 19 взводитс . Импульсна  последовательность с выхода генератора 12 через элементы И 17 и 20.поступает на блок 3 логарифмировани -потенцировани . Вновь через 5 п-тактов делитель формирует импульс, который переводит триггер 15 в исход-; ное состо ние, а триггер 10 взводит. Четвертый импульс, поступающий на распределитель 13 импульсов, формирует на его четвертом выходе сигнал, который возвращает триггер в исходное состо ние.With the arrival of the third pulse on the distributor 13 of pulses, a signal is generated at its third output, which provides for overwriting the contents of block 5 into block 3 of logarithmization-potentiation. With this pulse, trigger 15 is energized, trigger 10 returns to its original state, and trigger 19 is energized. The pulse sequence from the output of the generator 12 through the elements And 17 and 20. enters the block 3 logarithmic-potentiation. Again, after 5 p-cycles, the divider generates a pulse, which translates trigger 15 into the outcome; the current state, and the trigger 10 cocks. The fourth pulse, which arrives at the pulse distributor 13, generates at its fourth output a signal that returns a trigger to the initial state.

Блок 3 позвол ет выполн ть операции логарифмировани  и патенцирова15 ни  за п итераций (где t - разр дность чисел).Block 3 allows logarithm and patentirov15 operations to be performed in n iterations (where t is the digit number).

Работа устройства основана на следующем математическом соотношении .The operation of the device is based on the following mathematical relationship.

0 (у .tnx).0 (for .tnx).

Процесс вычислени  состоит из трех последовательно выполн емых опе . раций: логарифмирование (tux), умножение (у ) , вычисление экспоненты от произведени .The calculation process consists of three sequentially executed operations. radios: logarithm (tux), multiplication (y), calculation of the exponent from the product.

Устройство работает следующим образом.The device works as follows.

В регистр 1 и регистр 6 по входам 2 и 7 соответственно подаютс  аргументы X и у. По сигналу с блока 8 управлени  содержимое регистра 1 первого аргумента х поступает на блок 3 логарифмировани -потенцировани . Через п итераций в блоке 3 ло5 гарйфмировани -потенцировани  вычисл етс  логарифм числа х, который одновременно с содержимым регистра 6 второго аргумента у подаетс  в блок 5 умножени . Блок 5 умножени In register 1 and register 6, inputs X and y are supplied to inputs 2 and 7, respectively. According to the signal from control block 8, the contents of register 1 of the first argument x are fed to block 3 of logarithm-potentiation. Through n iterations in block 3 of the 5 wraparound-potentiation, the logarithm of the number x is calculated, which simultaneously with the contents of the register 6 of the second argument y is fed to the multiplier 5. Block 5 multiply

0 выполн ет умнох ение у на tux. Результат умножени  поступает с выхода блока 5 умножени  в блок 3 логарифмировани -потенцировани , где за п итераций производитс  вычисление0 performs multiplication on tux. The result of the multiplication comes from the output of the multiplication unit 5 into the unit 3 of logarithmization and potentiation, where in n iterations the calculation is performed

5 экспоненты от произведени  (у-t х). С выхода 4 блока 3 логарифмировани потенцировани  выдаетс  результат вычислени  х . Операци  умножени  выполн етс  за то врем , что и выQ числение логарифма или экспоКенты5 exponentials of the product (y-t x). Output 4 of the potentiation logarithm 3 shows the result of the calculation. The multiply operation is performed in the time that you calculate the logarithm or exposes

В предлагаемом устройстве вычисление осуществл етс  за 3 п итераций,в известном устройстве - за п Сп+1) итерацию. Поскольку какада  итераци  и в предлагаемом и в известном устройствах выполн етс  за одинаковое врем , то врем  вычислени  можно сравнить по числу итераций. Отношение n (n 1)/3n показывает вии рыш в быстродействии, например, при быстродействие увеличиваетс  примерно в 10 раз. формула изобретени  1. Устройство дл  вычислени  показательно-степенных функций, содержащее регистры первого и второго аргументов, блок умножени  и блок управлени , первый, второй и третий выходы которого срединены соответст венно со входами считывани  регистра первого аргумента, регистра второго аргумента и блока умножени , входы записи регистров первого и вт рого аргументов  вл ютс  входами первого и второго аргументов устройства , выход регистра второго аргумента соединен с первым входом блока умножени , о т л. и ч а ю14 е е с   тем, что, с целью увеличени  быстродействи , в него введен блок логарифмировани  потенцировани , первый и второй входы записи которого соединены соответственно с выходом регистра первого аргумента и выходом блока умножени , второй вход которого и тактовый вхо соединены соответственно с первым выходом блока лога|эифмировани -поте цировани  и четвертым выходом блока управлени , второй и п тый выходы которого соединены соответственно с входом считывани  и тактовым входом блока логарифмировани -потенцировани , второй выход которого соединен с выходдм устррйства, вход пус ка которого  вл етс  входом блока управлени . 2. Устройство поп.1,-0 т л и чающеес  тем, что блок управлени  содержит Ренератор импульсов, четыре элемента ИЛИ, четыре элемен508 та И, три триггера, распределитель импульсов и делитель частоты, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго триггеров, первые входы которых соединены соответственно с выходами .первого и второго элементов ИЛИ, выход первого элемента И соединен со входом распределител  импульсов, выходы с первого по третий которого соединены с входами BTqporo элемента ИЛИ и  вл ютс  соответственно первым, вторым и третьим выходами блока управлени , четвертый и п тый выходы которого соединены с выходами третьего и четвертого элементов И, первые входы коТорых соединены с выходом рторого элемента И и. входом делител  частоты , выход которого соединен со вторым входом второго триггера и первым входом третьего элемента ИЛИ, второй вход Которого соединен входом блока управлени  и вторым входом первого триггера, выход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с четвертым выходом распределител  импульсов, первый и третий выходы которого соединены с. ходами четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второй вход которого соединен со вторым выходом распределител  импульсов, пр мой и инверсный выходы третьего триггера соединены со вторыми входами третье , и четвертого элементов И. Источники информации, прин тые во внимание при экспертизе i. Авторское свидетельство СССР W 52059fi, кл. 6 Об F , 1976. 2. Авторское свидетельство СССР № Ц98621, кл. G Об F ТЗ/З, 1975 (протогип).In the proposed device, the calculation is carried out in 3 n iterations, in the known device in n + C + 1) iteration. Since the cocoa iteration in both the proposed and the well-known devices is performed in the same time, the computation time can be compared by the number of iterations. The ratio n (n 1) / 3n shows a speed rys in speed, for example, when the speed increases about 10 times. 1. Arrangement for calculating exponential-power functions containing registers of the first and second arguments, a multiplication unit and a control unit, the first, second and third outputs of which are medianne respectively with the read inputs of the first argument register, the second argument register and the multiplication unit, inputs the registers of the first and second arguments are the inputs of the first and second arguments of the device, the output of the register of the second argument is connected to the first input of the multiplication unit, about tons of l. and in order to increase the speed, a potentiation logarithm block is entered into it, the first and second recording inputs of which are connected respectively to the output of the register of the first argument and the output of the multiplication unit, the second input of which and clock input are connected respectively to the first output of the log-eifming-flow unit and the fourth output of the control unit, the second and fifth outputs of which are connected respectively to the read input and the clock input of the log-potentiation unit, the second output d is connected to vyhoddm ustrrystva, pus Single input which is input to the control unit. 2. Device pop. 1, -0 tons of l and that the control unit contains a Pulse Generator, four OR elements, four AND elements, three triggers, a pulse distributor, and a frequency divider, the output of the pulse generator connected to the first inputs of the first and The second elements And, the second inputs of which are connected respectively to the outputs of the first and second triggers, the first inputs of which are connected respectively to the outputs of the first and second elements OR, the output of the first element And connected to the input of the pulse distributor, the outputs from the first- to third inputs are connected to the OR gate BTqporo and are respectively first, second and third outputs of the control unit, the fourth and fifth outputs of which are connected to outputs of the third and fourth AND gates, the first input coupled to an output of the AND and PTOP. the input of the frequency divider, the output of which is connected to the second input of the second trigger and the first input of the third OR element, the second input of which is connected to the input of the control unit and the second input of the first trigger, the output of the second OR element is connected to the first input of the first OR element, the second input of which is connected to the fourth the output of the pulse distributor, the first and third outputs of which are connected to. by the moves of the fourth OR element, the output of which is connected to the first input of the third trigger, the second input of which is connected to the second output of the pulse distributor, the direct and inverse outputs of the third trigger are connected to the second inputs of the third, and the fourth element I. Information sources taken into account expertise i. USSR author's certificate W 52059fi, cl. 6 About F, 1976. 2. USSR Copyright Certificate No. Ts98621, cl. G About F TZ / Z, 1975 (prototype).

МM

/ /

II

roiroi

«3"3

II

aa

IE:IE:

9:9:

Claims (2)

формула изобретенияClaim 1. Устройство для вычисления 10 покаЗательно-степенных функций, содержащее регистры первого и второго аргументов, блок умножения и блок управления, первый, второй и третий выходы которого срединены соответст- 15 венно со входами считывания регистра первого аргумента, регистра второго аргумента и блока умножения, входы записи регистров первого и второго аргументов являются входами 20 первого и второго аргументов устройства, выход регистра второго аргумента соединен с первым входом блока умножения, о т л. и чающее с я тем, что, с целью увели- 25 чения быстродействия, в него введен блок логарифмирования-потенцирования, первый и второй входы записи которого соединены соответственно <с выходом регистра первого аргу- 30 мента и выходом блока умножения, второй вход которого и тактовый вход соединены соответственно с первым выходом блока логарифмирования-потенцирования и четвертым выходом блока 35 управления, второй и пятый выходы которого соединены соответственно с входом считывания и тактовым входом блока логарифмирования-потенцирования, второй выход которого сое- 40 динен с выходом устройства, вход пуска которого является входом блока управления.1. A device for calculating 10 power functions, containing the registers of the first and second arguments, a multiplication unit and a control unit, the first, second and third outputs of which are mediated respectively with the inputs of reading the register of the first argument, the register of the second argument and the multiplication unit, the inputs of the register entries of the first and second arguments are the inputs 20 of the first and second arguments of the device, the output of the register of the second argument is connected to the first input of the multiplication block, t and moreover, in order to increase performance, a logarithm-potentiation unit is introduced into it, the first and second inputs of the record of which are connected respectively <with the output of the register of the first argument and the output of the multiplication block, the second input of which the clock input is connected respectively to the first output of the logarithmization-potentiation unit and the fourth output of the control unit 35, the second and fifth outputs of which are connected respectively to the read input and the clock input of the logarithmization-potentiation second soe- 40 whose output is the output of the connections with the device start-up input of which is input to the control unit. 2. Устройство по п,1,-о т л и чающееся тем, что блок управ- 45 ления содержит Генератор импульсов, четыре элемента ИЛИ, четыре элемен та И, три триггера, распределитель импульсов и делитель частоты, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго триггеров, первые входы которых соединены соответственно с выходами первого и второго элементов ИЛИ, выход первого элемента И соединен со входом распределителя импульсов, выходы с первого по третий которого соединены с входами второго элемента ИЛИ и являются соответственно первым, вторым и третьим выходами блока управления, четвертый и пятый выходы которого соединены с выходами третьего и четвертого элементов И, первые входы которых соединены с выходом второго элемента И и. входом делителя частоты, выход которого соединен со вторым входом второго триггера и первым входом третьего элемента ИЛИ, второй вход которого соединение входом блока управления и вторым входом первого триггера, выход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с четвертым выходом распределителя импульсов, первый и третий выходы которого соединены с. входами четвертого элемента ИЛИ, выход которого соединен с первым входом третьего триггера, второй вход которого соединен со вторым выходом распределителя импульсов, прямой и инверсный выходы третьего триггера соединены со вторыми входами третьего и четвертого элементов И.2. The device according to claim 1, wherein the control unit comprises a pulse generator, four OR elements, four AND elements, three triggers, a pulse distributor and a frequency divider, the output of the pulse generator being connected to the first inputs of the first and second elements AND, the second inputs of which are connected respectively to the outputs of the first and second triggers, the first inputs of which are connected respectively to the outputs of the first and second elements OR, the output of the first element And is connected to the input of the pulse distributor, outputs from ne Vågå to third inputs are connected to the second element and OR are respectively first, second and third outputs of control unit, fourth and fifth outputs of which are connected to outputs of the third and fourth AND gates, the first inputs of which are connected to the output of the second AND gate and. the input of the frequency divider, the output of which is connected to the second input of the second trigger and the first input of the third OR element, the second input of which is connected by the input of the control unit and the second input of the first trigger, the output of the second OR element is connected to the first input of the first OR element, the second input of which is connected to the fourth the output of the pulse distributor, the first and third outputs of which are connected to. the inputs of the fourth OR element, the output of which is connected to the first input of the third trigger, the second input of which is connected to the second output of the pulse distributor, the direct and inverse outputs of the third trigger are connected to the second inputs of the third and fourth elements I.
SU802981553A 1980-06-13 1980-06-13 Device for calculating exponential-power functions SU928350A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802981553A SU928350A1 (en) 1980-06-13 1980-06-13 Device for calculating exponential-power functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802981553A SU928350A1 (en) 1980-06-13 1980-06-13 Device for calculating exponential-power functions

Publications (1)

Publication Number Publication Date
SU928350A1 true SU928350A1 (en) 1982-05-15

Family

ID=20917560

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802981553A SU928350A1 (en) 1980-06-13 1980-06-13 Device for calculating exponential-power functions

Country Status (1)

Country Link
SU (1) SU928350A1 (en)

Similar Documents

Publication Publication Date Title
US4084254A (en) Divider using carry save adder with nonperforming lookahead
SU928350A1 (en) Device for calculating exponential-power functions
GB1330700A (en) Real time fast fourier transform processor with sequential access memory
SU1092499A1 (en) Device for digital presentation of cosine function
SU773620A1 (en) Pulse-number function generator
SU842799A1 (en) Multiplying device
SU922759A1 (en) G-function computing device
SU1571580A1 (en) Device for multiplication
SU1233166A1 (en) Device for implementing fast fourier transform
SU1034188A1 (en) Versions of threshold element
SU1003080A1 (en) Conveyer device for computing sine and cosine functions
SU860065A1 (en) Arithmetic device
SU896619A1 (en) Exponential function computing device
SU1317642A1 (en) Frequency multiplier
SU497585A1 (en) Binary split device
SU1233142A1 (en) Device for calculating direction cosine matrix
SU964633A1 (en) Device for computing antitrigonometric functions
SU1472901A1 (en) Function generator
SU1411740A1 (en) Device for computing exponential function
SU943598A1 (en) Digital correlation phase meter
SU503238A1 (en) Frequency multiplier
SU1080136A1 (en) Multiplying device
SU491946A1 (en) Root degree extractor
SU1324037A1 (en) Device for generating addresses of fourier fast conversion processor
SU940165A1 (en) Device for functional conversion of ordered number file