SU924890A1 - Устройство синхронизации - Google Patents

Description

(5) УСТРОЙСТВО СИНХРОНИЗАЦИИ

1

Изобретение относитс  к технике .электросв зи и быть использовано дл  синхронизации аппаратуры передачи дискретной информации.

Известно устройство синхронизации , содержащее фазовый дискриминатор , интегратор, переключатель, блок обнаружени  перерывов св зи и последовательно соединенные управл ю- щий элемент, к одному из входов которого подключен выход задающего генератора , и делитель частоты, выход которого подключен к одному из входов фазового дискриминатора и к первому входу адаптивного генератора сигналов коррекции ГТ.

Недостаток известного устройства большое врем  вхождени  в синхронизм.

Цель изобретени  - сокращение времени вхождени  о синхронизм.

Дл  достижени  указанной цели в устройство синхронизации, содержащее фазовый дискриминатор, интегратор, переключатель, блок обнаружени  перерывов св зи и последовательно соединенные управл ющий элемент, к одному из входов которого подключен выход задающего генератора, и делитель частоты, выход которого подключен к одному из входов фазового дискриминатора и к первому входу адаптитзного генератора сигналов коррекции, введены детектор рассогласовани  и , вентили, при этом первый выход де10 тектора рассогласовани  через последовательно соединенные фазовый дискриминатор и интегратор подключен к первому и второму входам переключател , объединенным соответственно с

15 первыми входами первого и второго вентилей, к вторым входам которых, объединенных с вторым входом адаптивного генератора сигналов коррекции , подключен второй выход де тектора рассогласовани , а выходы первого и второго вентилей и выход блока обнаружени  перерывов св зи через а1даптивный генератор сигналов кор392

рекции подключены к третьему и чет ,вертому входам переключател , п тый вход которого объединен с выходом блока обнаружени  перерывов св зи и с первым входом детектора рассогласовани , к второму и третьему входам которого подключены соответственно выход и дополнительный выход делител  частоты, а четвертый вход объединен .с входом блока обнаружени  перерыаов св зи, причем выходы переключател  подключены к соответствующим входам управл ющего элемента,а детектор рассогласовани  выполнен в виде последовательно соединенных первого элемента запрета, первого элемента И, первого триггера, второго элемента запрета, второго элемента И и индикатора синхронизма, выход которого подключен к первому входу первого элемента запрета, второй вход индикатора синхронизма объединен с входом элемента задержки, выход которого подключен к второму входу первого элемента И и к первому входу второго триггера, второй вход которого объединен с вторым входом первого триггера и с третьим входом индикатора синхронизма, а выход второго триггера подключен к второму входу второго элемента И, причем первый, второй и третий входы индикатора синхронизма  вл ютс  соответственно пер вым, вторым и третьим входами детектора рассогласовани , а управл ющий вход первого и информационный - второго элементов запрета соответственно входом контрольного сигнала и четвертым входом детектора рассогласовани , выходами которого  вл ютс  соответственно выход второго элемента запрета и выход индикатора синхронизма .

На чертеже изображена структурна  электрическа  схема устройства синхронизации .

Устройство синхронизации содержит фазовый дискриминатор 1, интегратор 2, переключатель 3i управл ющий элемент 4, задающий генератор 5, делитель 6 частоты, вентили 7 и 8, адаптивный генератор 9 сигналов коррекции , блок 10 обнаружени  перерывов св зи и детектор 11 рассогласовани , в состав которого вход т элементы 12 и 13 запрета, элементы И 14 и 15, триггеры 16 и 17, элемент задержки 18 .и индикатор синхронизма 19.

Устройство работает следующим образом.

В- режиме поиска синхронизма разрешающий сигнал на выходе индикатора синхронизма 19 отсутствует, а тактовые импульсы с выхода делител  6, задержанные элементом задержки 18, через элемент И 14 не проход т и триггер 16 не переключаетс . Элемент запрета 13 все врем  открыт и сигналы с выделител  фронтов проход т на вход фазового дискриминатора 1 и элемент И 15 в любой момент периода следовани  тактовых импульсов, независимо от их фазы. Триггер 17 все врем  переключаетс  основными тактовыми импульсами, задержанными на врем  КТ в единичное состо ние, а дополнительными тактовыми импульсами, опережающими основные на врем  КТ, в нулевое состо ние.

Claims (2)

1. Таким образом, элемент И 15 оказываетс  открытым на каждом периоде следовани  тактовых импульсов на интервале времени 2КТр. Остальную часть периода элемент И 15 заблокирован низ КИМ потенциалом с выхода т-риггера 17. Благодар  этому импульсы с выхода элемента И 15 начинают поступать на вход индикатора синхронизма 19 только тогда, когда моменты выделени  фронтов посылок попадают в интервалы 2KTQ, т.е. когда система входит в режим малых рассогласований. При поступлении на вход индикатора синхронизма 19 В течение определенного интервала времени необходимого числа входных сигналов, фаза которых в точности совпадает с фазой основных тактовых импульсов приемника, индикатор синхронизма 19 формирует на своем выходе разрешающий потенциал,который , при отсутствии сигнала ложного синхронизма через элемент запрета 12, поступает на управл ющий вход элемента И 14, разреша  прохождение тактовых импульсов через элемент задержки 18 на первый вход триггера 16 который как и триггер 17 начинает переключатьс  из нулевого состо ни  в единичное и обратно на каждом периоде следовани  тактовых импульсов, формиру  запрещающий сигнал на управл ющем входе элемента запрета 13. Каждый очередной дополнительный тактовый импульс переключает оба триггера 16 и 17, снима  указанный запрет . Таким обргззом, в режиме истинного синхронизма вход фазового дискриминатора 1 подключаетс  к каналу св  зи на короткие по сравнению с периодом следовани  входных сигналов интервалы времени, равные ,. на прот жении которых наиболее веро тным  вл етс  поступление полезного сигнала, а не помехи. Другую же част периода фазовый дискриминатор 1 отключен от канала св зи и прохождение на его вход случайных помех искл чено. Система при этом работает в режиме малых рассогласований, величину которых контролирует индикатор синхронизма 19. При выходе величины фазовых рассогласований за пределы iZKI, что обнаруживаетс  по отсутст вию в течение определенного интервала времени, большего, чем интервал обнаружени  перерыва св зи, импульсов на первом входе индикатора синхр низма 19 (,на выходе элемента И ,15), разрешающий потенциал на выходе индикатора синхронизма 19 снимаетс  и триггер 16 перестает переключатьс  по первому входу, прекраща  формирование запрещающего сигнала на управл ющем входе элемента запрета 13- Бл кировка входа фазового дискриминатора 1 прекращаетс  и система переходит в режим поиска синхронизма.Блокиров прекращаетс  также по возникновению сигнала ложного синхронизма на управл ющем входе элемента запрета 12 независимо от состо ни  выхода индикатора синхронизма 19. Сигнал с выхода индикатора.синхронизма 19 поступает также на уп .равл ющие входы вентилей 7 и 8 и адаптивного генератора 9,.который за поминает код периода следовани  сигналов коррекции с учетом знака коррекции управл емого делител  частоты 6,с помощью которого осуществл етс  воспро изведение запомненного периода и перезапись его. Если на прот жении интервала действи  разрешающего потенциала на выходе индикатора синхрониз ма 19 на вход адаптивного генератора 9 поступает не менее двух импульсов с выхода одного из вентилей 7 или 8, то в адаптивном генераторе 9 запоминаетс  знак и период их следовани  и хранитс  до тех пор, пока не поступит хот  бы один импульс коррекции противоположного знака. При этом до по влени  сигнала о возникновении перерыва св зи переключатель 3 пропускает на входы управл ющего элемента k сигналы коррекции, поступающие с выходов, интегратора 2. С по влением сигнала перерыва св зи на выходе блока обнаружени  перерывов св зи 10 и наличии в момент его по влени  разрешающего потенциала на выходе индикатора синхронизма 19 адаптивный генератор 9 переходит в режим воспроизведени  сигналов коррекции , а переключатель 3 отключает входы, соединенные с выходами интегратора 2, и подключает ко входам управл ющего элемента выходы адаптивного генератора 9- В индикаторе синхронизма 19 при этом контроль величины фазовых рассогласований прекращаетс , а на его выходе поддерживаетс  разрешающий дискретную блокировку потенциал. Таким образом, возникновение перерыва св зи при нахождении системы в режиме малых рассогласований не прерывает процесса автоматической подстройки фазы тактовых импульсов ЧТО обеспечивает последующее вхождение в св зь также с режима малых рассогласований. При сн тии сигнала перерыва св зи индикатор синхронизма 19 начинает контр.оль величины фазовых рассогласований и если эта величина выходит за пределы КТ блокировка входного тракта прекращаетс . Формула изобретени  1. Устройство синхронизации, фазовый дискриминатор, интегратор , переключатель, блок обнаружени  перерывов св зи и последовательно соединенные управл ющий элемент, к одному из входов которого подключен выход задающего генератора , и делитель частоты, выход которого подключен к одному из входов фазового дискриминатора и к первому входу адаптивного генератора сигналов коррекции, отличающеес  тем,,что, с целью сокращени  времени вхождени  в синхронизм , в него введены детектсгр рассогласовани  и вентили, при этом первый выход детектора рассогласовани  через последовательно соединенные фазовь|й дискриминатор и интегратор подключен к первому и второму вхоам (переключател , объединенным

   соответственно с первыми )ми первого и второго вентилей, к нюрым входсЭм которых, объединенных с вторым входом адаптивного генератора сигналов коррекции, подключен второй выход детектора рассогласовани , а выходы первого и второго вентилей и выход блока обнаружени  перерывов св зи через адаптивный генератор сигналов коррекции подключены к третьему и четвертому входам переключател , п тый вход которого объединен с выходом блока обнаружени  перерывов св зи и с первым входом детектора рассогласовани ,к эторому и третьему входам которого подключены соответственно выход и дополнительный выход делител  частоты, а четвертый вход объединен с входом блока обнаружени  перерывов св зи, причем выходы переключател  подключены к соответствующим входам управл ющего элемента.
2. 2. Устройство по п,, о т л и чающеес  тем, что детектор рассогласовани  выполнен в виде последовательно соединенных первого элемента запрета, первого элемента И, первого триггера,- второго элемента запрета, второго элемента И и

   индикатора синхрсжизмл, оыхг)д которого подключен к первому входу первого элемента запрета, второй вход индикатора синхронизма объединен с входом элемента задержки, выход которого подключен к второму входу первого элемента И и к первому входу второго триггера, второй вход которого объединен с вторым входом первого триггера и с третьим входом индикатора синхронизма, а выход второго триггера подключен к второму входу второго элемента И, причем первый, второй и третий входы индикатора синхронизма  вл ютс  соответственно первым, вторым и треть входами детектора рассогласовани , управл ющий вход первого и информационный - второго элементов запрета соответственно входом контрольного сигнала и четвертым входом детектора рассогласовани , выходами которого  вл ютс  соответственно выход второго элемента запрета и выход индикатора синхронизма. I . .

   Источники информации, прин тые во внимание при экспертизе

   1. Авторское свидетельство СССР N568186, кл. Н L 7/02, 1975.