SU882009A2 - Устройство дискретной автоподстройки фазы тактовых импульсов - Google Patents
Устройство дискретной автоподстройки фазы тактовых импульсов Download PDFInfo
- Publication number
- SU882009A2 SU882009A2 SU792817272A SU2817272A SU882009A2 SU 882009 A2 SU882009 A2 SU 882009A2 SU 792817272 A SU792817272 A SU 792817272A SU 2817272 A SU2817272 A SU 2817272A SU 882009 A2 SU882009 A2 SU 882009A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- phase
- pulse
- clock pulses
- output
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(54) УСТГОЙСТВО ДИСКРЕТНОЙ АВТОПОДСТРОЙКИ ФАЗЫ ТАКТОВЫХ ИМПУЛЬСОВ
Изобретение относитс к телеграфной св зи и может использоватьс дл синхронизации приемника с передатчиком без применешш специальных синхррпосылок. По основному авт. св. № 640436 известно устройство дискретной автоподстройки фазы тактовых импульсов, содержащее блок формировани импульсных последовательностей, состожций из задающего генератора, делител в элементов И-НЕ, блок выделени значащих моментов входной импульсной последовательности, фазовый дискриминатор, блок исключени импульса, выход которого подключен к входу делител частоты, выход которого подключен к входу фазового дискриминатора, а выход последнего подключен к входу блока нсключени импульса, содержащее также блок переключени , к первому и второму входам которого подключены выходы блока формировани импульсных последовательностей , а к третьему входу блока переключени подключен выход блока выделени значащих моментов входной импульсной последовательности выход блока переключени подключен к другому входу блока исключени импульса 1 Однако известное устройство дискретной автоподстройки фазы тактовых импульсов имеет низкую помехоустойчивость. Цель изобретени - повыщение помехоустойчивости . Дл достижени поставленной цели в устройство дискретной автоподстройки фазы тактовых импульсов, содержащее блок формировани импульсных последовательностей, состо щий из задающего генератора, делител и элементов И-НЕ, блок выделени значащих моментов входной импульсной последовательности, фазовый дне- . криминатор, блок исключени импульса, выход которого подключен к входу да|М частоты, выход которого подключен к в «азового дискриминатора, а выход послед подключен к входу блока исключени импульса, содержащее также блок переключени , к первому и второму входам которого подключены выходы блока формировани импульсных последовательностей , а к третьему входу блока переключени подключен выход блока выделени значащих моментов входной импульсной последовательности , выход блока переключени подключен к
другому входу блока исключени импульса, дополнительно введены элемент И, усредн ющий блок и элемент ИЛИ, причем выход фазового дискриминатора соединен с входом блока исключени импульса через усредн ющий блок, выход блока выделени значащих моментов входной импульсной последовательности подключен к третьему входу блока переключени через последовательно соединенные элемент И, усредн ющий блок и элемент ИЛИ, другой выход усредн ющего блока соединен с другим входом элемента ИЛИ, а другой выход делител частоты соединен с другим входом элемента И.
На чертеже изображено устройство дискретной автоподстройки фазы тактовых импульсов, структурна электрическа схема.
Устройство дискретной автоподстройки содержит блок 1 формировани импульсных последовательностей , состо щий из задающего генера ора 2, делител 3 и элементов И-НЁ 4 и 5, блок 6 выделени значащих моментов входной {тмпульсной последовательности, фазовый дискриминатор 7, блок исключени импульса 8, блок переключени 9, делитель частоты 10, элемент И 11, усредн ющий блок 12, элемент ИЛИ 13.
Устройство дискретной автоподстройки фазы тактовых импульсов работает елелующим образом .
Иа первый и второй входы блока переключеи 9 с выходов элементов И-НЕ 4 и 5 блока поступают две импульсные последовательности, сдакнугые друг относительно друга на половину перио.ца следовани . Прохождение одной из них на выход определ етс состо нием блока переключени 9. При отсутствии импульсов с выхолд усредн ющего блока 12 через блок исключенил импульса 8 на вход делител частоты 10 посто нно проходит одна из импульсных последовательностей .
Значащие моменты принимаемого сигнала выдел ютс в виде узких импульсов и поступают на вход фазового дискриминатора 7, на второй вход которого поступают тактовые импульсы с выхода делител частоты 10. Если фаза тактовых импульсов опережает фазу значащих моментов принимаемого сигнала, то на выходе фазового дискриминатора 7 по вл ютс импульсы , совпадающие по времени с выделенными значащими моментами. Если фаза тактовых им пульсов отстает, то на выход фазового дискриминатора 7 импульсы не проход т.
Импульсы с выхода фазового дискриминатора 7 поступают на- суммирующий вход усредн ющего блока 12, на его вычитающий вход поступают значащие моменты принимаемого сигнала , которые не прощли через фазовый дискриминатор 7. Дл этого вычитающий вход через элемент И 11 подключен к выходу блока 6 выделени значащих моментов и второму выходу делител частоты 10.
Усредн ющий блок 12 имеет два выхода. На выходе а импульс по вл етс только тогда, когда число импульсов, поступивших на суммирующий вхо/з;, превысит число импульсов, поступивщих на вычитающий вход, на величину, равную емкости усредн ющего блока 12. Импульс на выходе b по вл етс , если число импульсов , поступивщих на вычитающий вход, превысит число импульсов, поступивщих на суммирующий вход, на ту же величину.
По вление импульса на выходе b усредн ющего блока 12 говорит о том, что фаза тактовых импульсов регул рно отстает от фазы значащих моментов принимаемого сигнала. В этом случае дл подстройки фазы тактовых импульсов на входе делител частоты 10 одна импульсна последовательность замен етс на другую. По вление импульса на выходе а усредн ющего блока 12 говорит о том, что фаза тактовых импульсов регул рно опережает фазу значащих моментов принимаемого сигнала. В этом случае дл подстройки фазы тактовых импульсов на входе де;штел частоты 10 одна импульсна последовательность замен етс на другую и из последней исключаетс один импульс .
Дл выполнени этих операщй выход а усреда ющего блока 12 подключен к входу блока исключени импульса 8. Кроме того, выходы а и b подключены через элемент ИЛИ 13 к входу блока переключени 9. Импульс с выхода элемента ИЛИ 13, совпадающий по времени с
5 одним из импульсов ад входе делител частоты 10, поступает на трети вход блока переключени 9, который иаие ет свое состо ние в момент окончани очередаого входного импульса. Это приводит к тому, что на вход делител
0 частоты 10 с этого момента начинает поступать последовательность импульсов, сдвинута по фазе на половину периода следовани относительно посладовательност, поступавщей на вход делител частоты 10 до переключени . За счет
5 этого фаза тактовых импульсов сдвигаетс в сторону опережени на величину, равную периоду следовани импульсов задающего генератора 2.
Claims (2)
- импульс с выхода а усредн ющего блока 12, совпадающий по времени с )дним из импульсов на входе делител частоты 10, помимо переключени импульсных последовательностей на входе делител частоты 10, обеспечивает формирование запрещающего строба. Строб формируетс таким образом, чтобы запретить прохождение на вход делител частоты 10 того импульса, который по времени непосредственно следует за моментом переключени импульсных последовательнрстей . Сочетание изменени последовательности на входе делител частоты 10 с исключением одного импульса приводит к сдвигу фазы тактовых импульсов в сторону отставани на величину, равную периоду следовани импульсов задающего генератора
- 2. Две рассмотренные ситуации соответствуют случаю отклонени фазы тактовых импульсов от фазы значащих моментов принимаемого сигнала . Сигналы, поступающие на вход усредн ющего блока 12, вл ютс суммой регул рной и случайной составл ющих. Направление отклонени создает регул рную составл ющую. Случайна составл юща определ етс смещением значащих моментов принимаемого сигнала под действием помехи. За счет усреднени вли ние случайной составл ющей ослаблено, н подстройка фазы тактовых импульсов происходит в соответствии с направлением отклонени фазы тактовых импульсов, т.е. в соответствии с регул рной составл ющей. При отсутствии расхождени фаз тактовых импульсов и значащих моментов принимаемого шгнала на входе усредн ющего блока 12 присутствует только случайна составл юща . За счет усреднени вли ние краевых искажений на фазу тактовых импульсов ослаблено в той же степени, что и при расхождении фаз. Применение данного технического решени позвол ет повысить помехоустойшвость приемника дискретных .сообщений по сравнению с помехоустойчивостью, достигаемой при использовании известного устройства. Помехоустойчивость приемника характеризует веро тность ощибочного приема, котора зависит от величины динамической погрещности устройства автоподстройки фазы тактовых импульсов (1 Известно, что отклонение по фазе всего на 5% от периода следовани тактовых импульсов (То ) увеличивает веро тность ощибочного при ема на половину пор дка. Возьмем дл приме96 ра коэффициент делени делител частоты равным 100, а в качестве усредн ющего блока 12 реверсивный счегшк с емкостью, равной 16. Предположим, что краевые искажени распределены по нормальному закону и дисперси кривой распределени такова, что веро тность искажений , превыщающих 25% от TO, составл ет . Расчеты величины (1 показывают, что в известном устройстве флуктуащш фазы тактовых импульсов такова, что в среднем один из 1000 тактовых импульсов сместитс более, чем на 18% от TO, а в данном устройстве более чем на 4,4%. Значительное снижение динамической погрещности фазировани тактрвых импульсов обесцечивает повыщение достоверности приема информации, т.е. увелищгеает помехоустойчивость . Формула изобретени Устройство дискретной автоподстройки фазы тактовых импульсов по авт. св. № 640436, о тличающеес тем, что, с целью повышени помехоустойчивости, введены элемент И, усредн ющий блок и элемент ИЛИ, причем выход фазового дискриминатора соединен с входом блока исключени импульса через усредн ющий блок, выход блока выделени значащих моментов входной импульсной последовательности подключен к третьему входу блока переключени через последовательно соединенные элемент И, усредн ющий блок и элемент ИЛИ, другой выход усредн ющего блока . соедЕшен с другим входом элемента ИЛИ, а другой выход делител частоты соединен с другим входом элемента И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР N 640436, кл. Н 04 L 7/02, 1977.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792817272A SU882009A2 (ru) | 1979-09-17 | 1979-09-17 | Устройство дискретной автоподстройки фазы тактовых импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792817272A SU882009A2 (ru) | 1979-09-17 | 1979-09-17 | Устройство дискретной автоподстройки фазы тактовых импульсов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU640436 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU882009A2 true SU882009A2 (ru) | 1981-11-15 |
Family
ID=20849594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792817272A SU882009A2 (ru) | 1979-09-17 | 1979-09-17 | Устройство дискретной автоподстройки фазы тактовых импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU882009A2 (ru) |
-
1979
- 1979-09-17 SU SU792817272A patent/SU882009A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0317159A2 (en) | Clock recovery arrangement | |
US4214209A (en) | Circuit for synchronizing a pseudo-random generator mounted at a receiver for communication transmission systems utilizing pseudo-noise phase shift keying | |
US4227252A (en) | Method and device for acquiring the initial phase of the clock in a synchronous data receiver | |
EP0076008B1 (en) | A receiver for ffsk modulated data signals | |
JPS5938780B2 (ja) | デジタル・モデムを同期する方式 | |
US3493866A (en) | Frequency stepped phase shift keyed communication system | |
US3851252A (en) | Timing recovery in a digitally implemented data receiver | |
SU882009A2 (ru) | Устройство дискретной автоподстройки фазы тактовых импульсов | |
US3470478A (en) | Fsk and psk wave receiver | |
US3803492A (en) | Method and apparatus for synchronizing a receiver for phase-difference modulated data signals | |
SU1105131A3 (ru) | Способ синхронизации генераторов цифровой сети св зи и устройство дл его осуществлени | |
GB2191068A (en) | Electrical apparatus for extracting clock signals | |
US4780893A (en) | Bit synchronizer | |
SU1073895A2 (ru) | Устройство тактовой синхронизации | |
US3571717A (en) | Dual pilot control for re-phasing a signal carrier | |
GB1184108A (en) | Improvements in or relating to Communication Systems | |
US3626306A (en) | Automatic baud synchronizer | |
SU886287A2 (ru) | Устройство дискретной автоподстройки фазы тактовых импульсов | |
US3566155A (en) | Bit synchronization system | |
US3820051A (en) | Adaptive threshold circuit employing nand gates interconnecting flip-flop circuit | |
SU1141581A1 (ru) | Устройство дискретной автоподстройки фазы тактовых импульсов | |
SU919126A2 (ru) | Устройство дл синхронизации двоичных сигналов | |
SU557508A1 (ru) | Цифровой когерентный демодул тор сигналов относительной фазовой модул ции | |
SU1062880A1 (ru) | Устройство выделени тактовых импульсов | |
SU636812A1 (ru) | Устройство синхронизации с фазовой автоподстройкой частоты |