SU921067A1 - Устройство дл задержки импульсов - Google Patents

Description

(54) УСТРОЙСТВО дл  ЗАДЕРЖКИ импульсов

1 « Изобретение относитс  к автомати ке и вычислительной технике и может быть применено ввычислительных устройствах различного назначени , где необходимо получение задержки послед вательностей импульсов, при высоких уровн х наводок и шумов. Известно устройство дл  задержки импульсов, содержащее входную шину, котора  подключена ко входу первого элемента задержки и через инвертор ко входу второго элемента задержки, триггер на двух элементах И-НЕ, единичный вход триггера соединен с выходом второго элемента задержки через последовательно соединенную дифференцирующую цепочку и инвертор, а нулевой вход триггера соединен с вых дом первого элемента задержки через последовательно соединенные дифферен цирующуо цепочку и инвертор ClJ. Однако наличие в устройстве задеЬж ки дифференцирующих цепей приводит к низкой помехозащищенности, а также усложн ет гибридно-пленочную технологию изготовлени . Известно устройство дл  задержки импульсов, содержащее удвоитель частоты , элемент задержки, первый и второй инверторы, первый и вУорой элементы И-НЕ и RS-триггер, причем выход удвоител  частоты через элемент задержки подключен ко, входу первого инвертора , выход которого подключен к первым входам первого и второго элементов И-МЕ, второй вход первого элемента И-НЕ подключен к входной шине, ко входу удвоител  частоты и ко вхо- , ду второго инвертора, выход которого подключен ко второму входу второго элемента И-НЕ, выход которого подключен к R-входу RS-триггера, S-вход которого подключен к выходу первого элемента И-НЁ. Кроме того, указанное устройство дл  задержки импульсов содержит дополнительный RS-триггер на двух элементах И-ИЛИ-НЕ 2.

Однако известное устройство характеризуетс  недостаточно высокой надежностью функционировани  при высоких уровн х наводок и шумов. Это обусловлено наличием дополнительного RS-триггера, который при воздействии наводок или шумов по цеп м питани  может переключатьс  в неправильное состо ние.

Цель изобретени  - повышение надежности ,

, Поставленна  цель достигаетс  тем что в устройство дл  задержки импульсов , содержащее удвоитель частоты, элемент задержки, первый и второй ин верторы, первый и второй элементы Ии RS-триггер, причем выход удвоител  частоты через элемент задержки подключен ко входу первого инвертора, выход которого подключен к первым входам первогр и второго элементов И-НЕ, второй вход первого элемента И-НЕ подключен к входной шине, к входу удвоител  частоты и входу второго инвертора, выход которого подключен ко вторюму входу второго элемента И-Н выход которог9 подключен к R-входу RS-Tpkjrrepa, S-вход которого подключен к выходу первого элемента И-НЕ, введены третий и четвертый элементы И-НЕ, причем Q-выход RS-триггера подключен к первому входу третьего элемента И-НЕ, второй вход которого подключен к S-входу RS-триггера, R-вхрд которого подключен к первому .входу четвертого элемента И-НЕ, второй вход которого подключен к выходу третьего элемента И-НЕ, а выход четвертого элемента И-НЕ соединен с выходом устройства.

На фиг. 1 представлена электрическа  принципиальна  схема предлагаемого устройства дл  задержки импульсов; на фиг. 2 - временные диаграммы, по сн ющие его работу.

Устройство дл  задержки импульсов содерммт удвоитель частоты 1, выход которого подключен ко входу элемента задержки 2, выход которого подключен к первому инвертору 3, выход которого подключен к первому входу первого элемента И-ИЕ i и к первому входу второгоЭлемента И-НЕ 5, второй вход которого подключен к выходу второго инвертора 6, выход первого элемента И-НЕ k подключен к S-входу RSтриггера 7 и к первому входу третьего элемента И-НЕ 8, выход которого

подключен к первому входу четвертого элемента И-НЕ 9. выход которого соединен с выходом устройства.

Работа устройства происходит следующим образом.

Перед подачей положительных импульсов на вход устройства на выходе удвоител  частоты 1 присутствует единичный высокий потенциал (см. диаграмму а на фиг, 2).

На выходе элемента задержки 2 присутствует высокий уровень напр жени , а на выходе первого инвертора 3 - низкий потенциал (см. диаграмму с фиг. 2). Низкий потенциал с выхода второго инвертора 3 приводит к образованию высоких потенциалов на выходах первого k и второго 5 элементов И-НЕ (см. диаграммы d и е на фиг. 2).

Допустим, что перед подачей импульсов RS-триггер 7 находитс  в состо нии 0. При этом на выходе Q RS-триггера 7 будет низкий сигнал (см. диаграмму .д на фиг. 2) , на выходе элемента И-НЕ 8 - высокий, а на .выходе четвертого элемента И-НЕ будет низкий сигнал, так как на обоих его входах присутствуют высокие сигналы (см. диаграмму i на фиг. 2).

В момент t4 начала первого входного импульса на выходе удвоител  частоты 1 формируетс  низкий сигнал, после чего формируетс  низкий уровен напр жени  на выходе элемента задержки 2.

Этот сигнал образует высокий уровень напр х ени  на выходе первого инвертора 3, после этого к обоим входам элемента И-НЕ приложены высоки уровни Напр жени , и на его выходе формируетс  низкий потенциал, который перебрасывает RS-триггер 7 в единичное состо ние. На -выходе третьего элемента И-НЕ 8 будет высокий сигнал так как к его первому входу подключен низкий сигнал с выхода первого элемента И-НЕ . На выходе устройства остаетс  низкий сигнал, так как к обоим входам четвертого элемента И-НЕ 9 приложены высокие сигналы. Других изменений выходных потенциалов элементов устройства в момент t не происходит.

По окончании периода задержки элемента задержки 2 (момент tj) на его выходе по вл етс  высокий уровень напр жени . После этого ко второму

входу первого элемента И-НЕ j и к первому входу второго элемента И-НЕ приложены низкие потенциалы. Таким образом, на выходе первого и второго 5 элементов И-НЕ будут высокие по тенциалы. На выходе третьего элемента И-НЕ 8 будет низкий сигнал, так как к обоим его входам приложены выские сигналы. Других изменений выхрд; ных сигналов элементов устройства не происходит до момента tj окончани  входного импульса.

В момент tj на выходе удвоител  частоты формируетс  низкий сигнал, на выходе элемента 2 задержки после этого формируетс  низкий сигнал. Это сигнал образует высокий сигнал на выходе инвертора 3- С момент tj на выходе второго инвертора 6 сформирован низкий сигнал, и на его выходе будет высокий сигнал (см. диаграмму фиг. 2).

Таким образом, к обоим входам второго элемента И-НЕ 5 приложены высокие сигналы, и на его выходе формируетс  низкий сигнал, который перебрасывает триггер 7 в нулевое состо ние. На выходе Q триггера и элемента И-НЕ 8 будут низкие сигналы , однако на выходе четвертого элемента И-НЕ 9 останетс  высокий потенциал , так как ко второму входу четвертого элемента И-НЕ 9 приложен низкий сигнал с выхода элемента И-НЕ Других изменений выходных потенциаhoB элементов устройства в момент t не приходит.

По окончании периода задержки элемента задержки 2 (момент t,) на ее выходе по вл етс  высокий сигнал. После этого ко входам элементов И-НЕ и 5 оказываетс  приложен низкий сигнал , таким образом, на выходе первого и второго 5 элементов И-НЕ по в тс  высокие потенциалы. На обоих , входах четвертого элемента И-НЕ 9 будут высокие сигналы, и на его выходе ,  вл ющемс  выходом устройства, сформируетс  низкий сигнал.

В момент t все выходные сигналы элементов совпадают с их исходными состо ни ми. Поэтому, далее цикл работы устройства будет повтор тьс .

Использование данного технического решени  позвол ет повысить надежность функционировани  устройства.

Claims (2)

1. Формула изобретени 

   Устройство дл  задержки импульсов содержащее удвоитель частоты, элемент задержки, первый и второй инвертор, первый и второй элементы И-НЕ, RSтриггер , выход удвоител  частоты через элемент задержки подключен к. входу первого инвертора, выход которого подключен к первым входам первого и второго элементов И-НЕ, второй вход первого элемента И-НЕ подключен к входной шине, к входу удвоител  частоты и входу второго инвертора, выход которого подключен к второму входу второго элемента И-ИЕ, выход которого подключен к R входу RS -триггера, S-вход которого подключен к выходу первого элемента И-НЕ, отличающеес  тем, что, с целью повьшени  надежности, в него введены третий и четвертый элементы И-НЕ, причем Q-выход RS-триггера подключен к первому входу третьего элемента И-НЕ, второй вход которого подключен к S-входу RS-триггера., R-вход которого подключен к первому входу четвертого элемента , второй вход которого подключен к выходу третьего элемента И-НЕ, а выход четвертого элемента И-НЕ соединен с выходом устройства .

   Источники информации, прин тые во внимание при экспертизе

   1 . Самойлов Л..К. Устройства задержки информации в дискретной технике. М., Сов.радио, 1973.
2. 2. Авторское свидетельство СССР по за вке N 276907t, кл. Н 03 К 5/13, 21.05.79 (прототип).