SU920712A1

SU920712A1 - Multplying-dividing device

Info

Publication number: SU920712A1
Application number: SU802942039A
Authority: SU
Inventors: Михаил Николаевич Кулик; Александр Ионович Стасюк; Виктор Семенович Мазурчук; Владимир Николаевич Белецкий; Владимир Васильевич Рыбченко
Original assignee: Институт Электродинамики Ан Усср
Priority date: 1980-05-12
Filing date: 1980-05-12
Publication date: 1982-04-15

Description

(54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО(54) POSSIBLE-PERFORMANCE DEVICE

Изобретение относитс к вычислительной технике и может быть использовано в составе универсальных вычис лительных машин или в специализированных вычислительных устройствах дл выполнени операции умножени или делени с высокой точностью и быстродействием, например в системах автоматического управлени динамическими объектами. Известно множительно-делительное устройство, содержащее мост с источ ником посто нного напр жени в диаг нали питани , семь импульсно-управл емых резисторов, дифференциальный усилитель, ииротно-импульсный модул тор tlj . Недостатками известного устройства вл ютс невысокое быстродействие , точность и относительна слож ность, св занные с необходимостью задавать входные величины и предста л ть выходную величину дл уравнове вани моста в виде ШИМ-сигнала. Известно множительно-делительное устройство, содержащее первый и второй счетчики, триггер-, одновибратор, схему сравнени , первый и второй элементы И, первые входы которых подключены к шинам первой и второй входной частоты, выходы элементов И подключены ко входам первого и соответственно второго счетчика, подключенных своими вьгходами ко входам схемы сравнени 2J . Недостаток известного устройства невысокое быстродействие и точность вычислений, определ емые тем, что информаци на Входе и выходе устройства определ етс в виде частотно-импульсных , сигналов. Наиболее близким по технической сущности к предлагаемому вл етс устройство, содержащее генератор экспоненциального напр жени , входные и выходные блоки сравнени , генератор тактовых импульсов, преобразователь длительности импульсов, первый сумматор, входы которого соеди neiibi с выходами всех преобразователей длительности импульсов, второй сумматор, один 1зход которого сов динен с выходом запоминающего блока а другой - с выходом усилител рассогласовани з. Недостаток известного устройства относительно низкое быстродействие и точность, определ емые тем, что в устройстве осуществл етс представление величин входных сигналов в виде соответствующих временных интервалов . Цель изобретени - увеличение быстродействи и точности вычислений . Поставленна цель достигаетс тем, что в множительно-делительное устройство, содержащее первый и вто рой сумматоры, введены п-2 труппы о . норазр дных сумматоров (п - разр дность .операвдов по п+1 в каждой iгруппе (i 1 ,/I, . .. ,п-2) , перва гру па из п+1 функциональных переключат лей, втора группа из п-1 функциона ных, переютючателей, треть группа и п-1 функциональных переключателей, / четверта группа из (п-1) функциональнь1Х переключателей, п та группа из п-1 функциональных переключателей , причем первые объединенные входы функциональных переключателей первой, второй, третьей, четвертой, п той групп и первый вход (п+1)го одноразр дного сумматора первой гру пы соединены с управл ющим входом устройства, вторые входы функционал ных переключателей первой группы объединены и вл ютс входом младшего разр да второй входной шины, третьи входы функциональных перекпючателей первой группы соединены с соответствукщими разр дными входа ми третьей входной шины, первый и второй входы k-ro одноразр дного су матора (,2,.,,,n) первой группы соединены с первым и вторым выходами соответствующего т-го функционального переключател ( ,2,. .. ,п первой группы, первый и второй выходы последнего функционального переключател первой группы соответственно соединены с вторым и третьи входами поспеднего одноразр дного сумматора первой группы, первый выход каждого 1-го одноразр дного сум матора (1 ,2,. , о ,п+1) ,-и группы соединен с первым входом (1-1 )то oдliopaзp днoгo сумматора ( + 1)-й группы, второй вход каждого -го одноразр дного сумматора (,2,.,.,п) (i-H)-ii группы соединен с выходом функционального переключател соответствующей группы, первый и второй выход k-ro функционального переключат ел ( , 2 , . . ...п-1) п той группы соответственно соединены с первым и вторым входами последнего одноразр дного сумматора соответствующей (i + 1 )-й группы, третий вход которого соединен с входом (n+i)ro разр да третьей входной шины устройства, выход переноса (i+l)-ro одноразр дного сумматора L-и группы соединен со входом переноса -го одноразр дного сумматора этой же группы, выход переноса первого одноразр дного сумматора t-Игруппы соединен со вторым входом соответствующего функционального переключател второй группы и вл етс t -м разр дом первой выход ной пшны устройства, выход первого одноразр дного сумматора каждой (,-й Группы и выход каждого одноразр дiHoro сумматора последней группы соединены соответственно со входами соответствуюпдах разр дов второй выходНой 1ЛИНЫ устройства, че-лвертьш вход inepBoro функционального переключател первой группы соединен с выходом переноса первого одноразр дного сумматора (|+1)-й группы, п тый вход первого функ11;ионального переключател первой группы соединен с управл ющим входом устройства, четвертые объединенные входы функциональных переключателей первой группы, начина со второго, подключены ко входу второго разр да второй входной шины устройства , выход каждого функционального переключател второй группы соединены со вторыми входами соответствующих функциональных переключателей третьей, четвертой и п той групп, п тый вход каждого (1+1)-го функционального переключател первой груп- , пы, начина со второго, подключен соответственно к шестому входу Е-го функционального переключател этой же группы, к третьим объединенным входам соответствующих функциональных переключателей четвертой и п той групп и ко входам соответствующих разр дов первой входной шины устройства, четвертый вход первого функционального переключател п той группы подключен (КО входу второго разр да второй вход5 ной шн)ш устройства, шестой вход последнего фуикгдионального переключате л первой группы соединен со входом старшего разр да первой входной шины устройства, с четвертыми входами функциональных переключателей п той группы, начина со второго, и с п тым входом первого функционального переключател этой же группы, п тые входы функциональных переключателей п той группы, начина со второго. Соединены с выходом соответствующего функционального переключател второй группы, третий вход каждого функционального переключател третьей группы , кроме последнего, соединен с (i+2)-M разр дом первой выходной шины устройства, третий вход последнего функционального переключател тре тьей группы вл етс входом наращивани устройства, каждый k-й (k . 1 ,2,, .. ,п+1) функционалышй переключатель первой группы выполнен в виде четырех элементов И и первого и второго элементов ИЛИ, выходы кото-25 и рых вл ютс соответственно первым и вторым выходом k-ro функционального переключател , первый вход которого соединен с первыми входами элементо И, второй, третий и четвертый входы подключены соответственно ко вторым входам второго, первого и четвертого элементов И, п тый вход соединен со вторым и третьим входами третьего и четвертого элементов И, шестой вход - с третьим входом второго элемента И, первые входы второго и четвертого элементов И и второй вход тр тьего элемента И выполнены инверсными , выходы первого, второго, третьег и четвертого элементов И подключены соответственно к первому и второму входам первого и второго элементов ИЛИ, k-й функциональньш переключател ( ,2,...,п-1) второй и третьей групп выполнен- в виде двух элементов И и элемента ИЛИ, первый и второй входы которого соответственно соединены с выходами первого и второго элементов И, первые входы которых объединены и вл ютс первым вхо дом k-ro функционального переключател , второй и третий входы которого соединены со вторыми входами соответственно первого и второго элементов И, первый вход второго элемента И выполнен инверсным, выход элемента ИЛИ вл етс выходом k-ro функционального переключател , k-й функ12 циональш.1й переключатель ,2,, . ., (п-1) четвертой группы выполнен в виде двух элементов И и элемента ШШ, первый и второй входы которогср соответственно соединены с выхода№1 первого и второго элементов И, первый вход первого элемента И вл етс первым входом k-ro функционального переключател , второй вход первого элемента И соединен с первым входом второго элемента И и вл етс вторым входом k-ro функционального переключател , третий вход первого элемента И соединен со вторым входом второго элемента И и вл етс четвертым входом k-ro функциональfforo переключател , первый вход второго элемента И, третий вход первого элемента И выполнены инверсными, выход элемента ШШ вл етс выходом k-ro функционального переключател , k-й функциональный переключатель ,2,...,п-1) п той группы выполнен в виде четырех.элементов И первого и второго элементов ИЛИ, первые и вторые входы которых соответственно соединены с выходами первого , второго, третьего и четвертого элементов И, выходы первого и второго элементов ШИ вл ютс соответственно первым и вторым выходом li;-го функционального переключател , первый вход которого соединен с первыми входами второго, третьего и четвертого элементов И, второй вход k-ro функционального переключател соединен с первьм входом первого элемента И, вторыми входами второго и третьего элементов И, третий вход - со вторым входом первого элемента И и третьим входом второго элемента И, четвертый и п тый входы Х-го функционального переключател соединены соответственно со вторым и третьим входами четвертого элемента И, входы первого и четвертого, третий вход второго элемента И выполнены инверсными, второй вход и выход jj-го функционального переключа тел второй-группы (,2,...,п-1) выполнены инверсными. На фиг. 1 представлена функциональна схема множительно-делительного устройства дл случа , к-огда информаци представлена п 4 двоичными раэр дами в режиме делени и п -П+1 в режиме умножени j на фиг.2 - k-й функциональньш переключатель первой группы; на фиг. 3 - то же.The invention relates to computing and can be used as part of universal computing machines or in specialized computing devices for performing a multiplication or division operation with high accuracy and speed, for example, in systems for automatic control of dynamic objects. A multiplying-separating device is known, which contains a bridge with a source of constant voltage in the power supply diagram, seven pulse-controlled resistors, a differential amplifier, and an orylotho-pulse modulator tlj. The disadvantages of the known device are low speed, accuracy and relative complexity associated with the need to set the input values and present the output value to balance the bridge as a PWM signal. A multiplying-separating device is known, containing the first and second counters, trigger, one-shot, comparison circuit, first and second elements AND, the first inputs of which are connected to the buses of the first and second input frequency, the outputs of elements AND are connected to the inputs of the first and, respectively, the second counter, connected to the inputs of the comparison circuit 2J. The disadvantage of the known device is the low speed and accuracy of calculations, determined by the fact that the information on the input and output of the device is determined in the form of frequency-pulse signals. The closest in technical essence to the present invention is a device comprising an exponential voltage generator, input and output comparison blocks, a clock pulse generator, a pulse width converter, a first adder, the inputs of which connect the neiibi to the outputs of all of the pulse duration converters, a second adder, one output which is combined with the output of the storage unit and the other with the output of the error amplifier h. The disadvantage of the known device is relatively low speed and accuracy, determined by the fact that the device presents the values of the input signals in the form of corresponding time intervals. The purpose of the invention is to increase the speed and accuracy of calculations. The goal is achieved by the fact that in the multiplier-separating device containing the first and second adders, n-2 groups of F are entered. noisable adders (n is the size of .eroparads of n + 1 in each i group (i 1, / I, ..., n-2), the first group of n + 1 function switches, the second group of n-1 function switches, third group and n-1 function switches, / fourth group of (n-1) function switches, 5 group of n-1 function switches, the first combined inputs of the function switches of the first, second, third, fourth, the first group and the first input (n + 1) of the one-digit adder of the first group are connected to the control the input of the device, the second inputs of the functional switches of the first group are combined and are the input of the lower bit of the second input bus, the third inputs of the functional switches of the first group are connected to the corresponding bit inputs of the third input bus, the first and second inputs of the k-ro single bit mat (, 2,. ,,, n) of the first group are connected to the first and second outputs of the corresponding m-th function switch (, 2 ,. .., the first group, the first and second outputs of the last functional switch of the first group, respectively, are connected to the second and third inputs of the last single-bit adder of the first group, the first output of each 1st one-digit sum of the matrix (1, 2 ,., o, p +1), - and the group is connected to the first input (1-1) then the sample of the second adder (+ 1) -th group, the second input of each single-bit adder (, 2,.,., P) (iH) - ii group is connected to the output of the function switch of the corresponding group, the first and second output of the k-ro function switch (, 2,.... N-1) of that group are respectively connected to the first and second inputs of the last one-bit adder of the corresponding (i + 1) -th group, the third input of which is connected to the input (n + i) ro bit Yes, the third input bus of the device, the transfer output of the (i + l) -ro one-bit L-group accumulator and the group is connected to the transfer input of the ith single-bit adder of the same group, the transfer output of the first single-digit t-Type group adder is connected to the second input of the corresponding functional the switch of the second group and is the t-th bit of the first you one pin of the device, the output of the first one-digit adder of each (, -th Group and the output of each one-bit of the last adder of the last group are respectively connected to the inputs of the second output of the first 1 LINK device, the four-input of the first switch of the ineporo function switch of the first group is connected to the transfer output of the first a one-bit adder (| +1) group, the fifth input of the first function11; the ion switch of the first group is connected to the control input of the device, the fourth combined inputs of the function switches The first group, starting from the second, are connected to the second bit input of the second input bus of the device, the output of each function switch of the second group is connected to the second inputs of the corresponding function switches of the third, fourth and fifth groups, the fifth input of each (1 + 1) - the first function switch of the first group, starting from the second, is connected respectively to the sixth input of the E-th function switch of the same group, to the third combined inputs of the corresponding function switches the fourth and fifth groups and to the inputs of the corresponding bits of the first input bus of the device, the fourth input of the first function switch of the fifth group is connected (KO to the second discharge input of the second input 5 pin) of the device, the sixth input of the last fuction switch of the first group is connected to the input of the high bit of the first input bus of the device, with the fourth inputs of the function switches of the fifth group, starting with the second, and with the fifth input of the first function switch of the same group, the fifth Odes of function switches of the n group, starting with the second. They are connected to the output of the corresponding function switch of the second group, the third input of each function switch of the third group, except the last one, is connected to (i + 2) -M bits of the first output bus of the device, the third input of the last function switch of the third group is the extension input of the device, each k-th (k. 1, 2 ,, .., n + 1) functional switch of the first group is made in the form of four AND elements and the first and second OR elements, the outputs of which are 25 and ry are the first and second outputs, respectively. The k-ro function switch, the first input of which is connected to the first inputs of the elements And, the second, third and fourth inputs are connected respectively to the second inputs of the second, first and fourth elements And, the fifth input is connected to the second and third inputs of the third and fourth elements And, the sixth input is with the third input of the second element And, the first inputs of the second and fourth elements And and the second input of the third element And are made inverse, the outputs of the first, second, third and fourth elements And are connected respectively to the first the second and second inputs of the first and second elements OR, the k-th functional switch (, 2, ..., p-1) of the second and third groups are made in the form of two AND elements and an OR element, the first and second inputs of which are respectively connected to the outputs of the first and second elements AND, the first inputs of which are combined and are the first input of the k-ro function switch, the second and third inputs of which are connected to the second inputs of the first and second elements respectively, the first input of the second element AND is inverse, the output of the element OR is Exit k-ro Functional switch, k-th funk12 tsionalsh.1y switch ,, 2. ., (n-1) of the fourth group is made in the form of two elements AND and the element SH, the first and second inputs of which are respectively connected to output No. 1 of the first and second elements AND, the first input of the first element I is the first input of the k-ro function switch The second input of the first element I is connected to the first input of the second element I and is the second input of the k-ro function switch, the third input of the first element I is connected to the second input of the second element I and is the fourth input of the k-ro functional for the switch D of the second element AND, the third input of the first element AND is inverse, the output of the SHS element is the output of the k-ro function switch, the k-th function switch, 2, ..., n-1) of the fifth group is made in the form of four elements Both the first and second elements OR, the first and second inputs of which are respectively connected to the outputs of the first, second, third and fourth elements AND, the outputs of the first and second IC elements are respectively the first and second output of the li; -th function switch, the first input of which is with the first inputs of the second, third and fourth elements And, the second input of the k-ro function switch is connected to the first input of the first element And, the second inputs of the second and third elements And, the third input to the second input of the first element And, and the third input of the second element And, the fourth and fifth inputs of the Xth function switch are connected respectively to the second and third inputs of the fourth element I, the inputs of the first and fourth, the third input of the second element I are inverse, the second input and output of the jjth function nogo change-over switches of the second group of bodies (2, ..., n-1) are inverted. FIG. Figure 1 shows the functional diagram of the multiplier-separator for the case when the information is represented by n 4 binary distributions in division mode and n -P + 1 in multiplication mode j in figure 2 - the k-th function switch of the first group; in fig. 3 - the same.

7979

второй и третьей группы; на фиг„4 и 5то же, соответственно четвертой и п той групп.the second and third groups; Fig 4 and 5 are the same, respectively, the fourth and fifth groups.

Множитех ьно-делительное устройство содержит П Групп одноразр днь9с сумматоров 1 по (п+1) в каждой группе (,2,...,п), первую гругР пу из п+1 функциональных пере :спючателей 2, вторую и третью группы из п-1 функциональных переключателей 3, четвертую группу из (п-1) функциональных переключателей 5, первую входную шину 6J (,2,...,п+2), вторую входную шину 71, третью входную шину 81 (,2,...,2п)первую выходную шину 91, вторую выходную шину 10 1 + 1, управл к ций вход 11, вход 12 наращивани .The multiplier-dividing device contains the P Groups one-bit d9 of adders 1 for (n + 1) in each group (, 2, ..., p), the first group of n + 1 functional trans: speakers 2, the second and third groups of n-1 function switches 3, the fourth group of (n-1) function switches 5, the first input bus 6J (, 2, ..., n + 2), the second input bus 71, the third input bus 81 (, 2 ,. .., 2p) first output bus 91, second output bus 10 1 + 1, control inputs 11, input 12 capacity.

Первые объединенные входы функциональных переключателей 2, 3, 4 и 5 первой, второй, третьей, четвертой , п той групп и первый вход (п+ -«1)-го одноразр дного сумматора 1 первой группы соединены с управл ющим входом II устройства, вторые вхо ды функциональных переключателей 2 первой группы объединены и вл ютс входом младшего разр да второй входной шины 7, третьи входы функционал№ix переключателей 2 первой группы соединены с соответствующими разр дными входами третьей входной шины 8, nepBbrii и второй входы k-ro одноразр дного сумматора 1 (,2,...,п первой группы соединены -с первым и вторым выходами соответствующего т-го функционального переключател 2 (,2,..,,п) первой группы, первый и второй выходы последнего функилонального переключател 2 первой группы соответственно соединены с вторым и третьим входами последнего одноразр дного сумматора 1 первой группы, первый выход каждого 1-го одноразр дного сумматора (,2, ...,п+1) i-и группы соединен с первым входом (1-1)-го одноразр дного сумматора (+1)-й группы, второй вход каждого 1-го одноразр дного суматора I (,2,...,п) ((+1)-й труп пы соединен с выходом соответствующего функционального переключател ,3,4 или 5 соответствуквдей третьей, четвертой или п той группы, первый второй выход k-ro функционального переключател 5 (,2,...,п-1) п той группы соответственно соединены с первым и вторым входами последнего одноразр дного сумматора 1 соотв2 ,8The first combined inputs of the functional switches 2, 3, 4, and 5 of the first, second, third, fourth, fifth groups and the first input (n + - "1) of the one-bit adder 1 of the first group are connected to the control input II of the device, the second the inputs of the function switches 2 of the first group are combined and are the input of the lower bit of the second input bus 7, the third inputs of the functional No. six of the switches 2 of the first group are connected to the corresponding bit inputs of the third input bus 8, nepBbrii and the second inputs of the k-ro one-bit adder 1 (, 2, ..., n first the second group is connected to the first and second outputs of the corresponding m-th function switch 2 (, 2, .., n) of the first group, the first and second outputs of the last function switch 2 of the first group, respectively, are connected to the second and third inputs of the last one-bit adder 1 of the first group, the first output of each 1st one-digit adder (, 2, ..., n + 1) of the i-group is connected to the first input of the (1-1) -th one-digit adder (+1) -th group , the second input of every 1st one-digit adder I (, 2, ..., p) ((+1) th corpse is connected to the output of of the third, fourth or fifth group, the first second output of the k-ro function switch 5 (, 2, ..., n-1) of the fifth group, respectively, is connected to the first and second inputs of the last one-bit adder 1 respectively 2, 8

ствуклцей (4-|)-й группы, третий вход которого соединен о входом (n-t-i)-ro разр да третьей входной шины 8 устройства , выход переноса (1+1)-го .одноразр дного сумматора 1 -и группы соединен со входом переноса -го одноразр дного, сумматора I этой же группы, выход переноса первого одноразр дного сумматора 1 1--й группы соединен со вторым входом соответ- : ствугацего функционального переключател 3 второй группы и вл етс С-м разр дом первой выходной шины 9 уст ройства , выход первого одноразр дно1го сумматора 1 ка;«дой L-й группы и выход каждого одноразр дного сумматора 1 последней группы соединены соответственно со входами соответствуюпщх разр дов второй выходной шины 10 устройства, четвертый вход первого функционального переключател 2 первой группы соединен с выходом переноса первого одноразр дного сумма-тора 1 (|+1)-й группы, п тый вход первого функционального переключател 2 первой группы соединен с управл ющим входом I 1 устройства,; четвертые объединенные входы функциональных переключателей 2 первой группы, начина со второго, подключень ко входу второго разр да второй входной шины 7 устройства, выход каждого функционального переключател 3 второй группы соединен со вторыми входами соответствующих функциональных переключателей 3, 4 и 5, соответственно третьей , четвертой и п той групп, п тый вход каждого ( функционального переключател 2 первой групльз, начина со второго, подключен соответственно к шестому входу 1-го функционального .переключател 2 этой же группы, к третьим объединенным входам соответствук цнх функциональных переключателей 4 и 5 четвертой и п той групп и ко входам соответствуюш х разр дов первой входной шины 6 устройства четвертый вход первого функционального переключател 5 п той группы подключен ко входу второго разр да второй входной шины 7 устройства , шестой вход последнего функционального переключател 2 первой группы соединен со входом старшего разр да первой входной шины б устройства , с четвертыми входами функцио . нальных переключателей 5 п той группы , начина со второго, и с п тьм входом первого функционального пере99 ключател 5 этой же группы, л тые входы функциональных переключателей 5 п той группы, начина со второго, соединены с выходом соответствующего функционального переключател 3 второй группы, третий вход каждого функционального переключател 3 третьей группы, кроме последнего, соединен с (+2)-м разр дом первой выходной шинь 9 устройства, третий вход последнего функционального переключател 3 третьей группы вл етс входом 12 наращивани устройства . Работа устройства по сн етс приме ром определени частного X, делимого 2 и делител У в режиме делени и произведени Z сомножителей X ,Y в режиме умножени . Операци делени . Частное X определ етс на основании выражени 2-Ух 0, представленного в разр дном форме в виде(4th |) -th group, the third input of which is connected to the input (nti) -ro of the third input bus 8 of the device, the transfer output of the (1 + 1) -th one-digit adder of the 1st group is connected to the transfer input th one-bit, adder I of the same group, the transfer output of the first one-digit adder 1 of the 1st group is connected to the second input of the corresponding-: This functional switch 3 of the second group and is the C-th bit of the first output bus 9 of the device , the output of the first one-bit bottom adder 1 ka; "doy L-th group and the output of each one-bit This totalizer 1 of the last group is connected respectively to the inputs of the corresponding bits of the second output bus 10 of the device, the fourth input of the first function switch 2 of the first group is connected to the transfer output of the first one-bit torus 1 (| +1) group, the fifth input of the first the function switch 2 of the first group is connected to the control input I 1 of the device; the fourth combined inputs of the function switches 2 of the first group, starting with the second, connected to the second discharge input of the second input bus 7 of the device, the output of each function switch 3 of the second group is connected to the second inputs of the corresponding function switches 3, 4 and 5, respectively of the third, fourth and the fifth group, the fifth input of each (functional switch 2 of the first group, starting from the second, is connected respectively to the sixth input of the 1st functional switch. 2 of the same group to the third combined inputs of the corresponding function switches 4 and 5 of the fourth and fifth groups and to the inputs of the corresponding bits of the first input bus 6 of the device; the fourth input of the first functional switch of the fifth fifth group is connected to the input of the second bit of the second input bus 7 of the device, the sixth input of the last function switch 2 of the first group is connected to the input of the higher bit of the first input bus of the device, with the fourth inputs of the function. 5 of the fifth group of switches, starting with the second, and with the fifth and fifth inputs of the first function switch of the same group, light inputs of the five fifth function switches of the group, starting with the second, are connected to the output of the corresponding function switch 3 of the second group, the third the input of each function switch 3 of the third group, except the last, is connected to the (+2) -th bit of the first output bus 9 of the device, the third input of the last function switch 3 of the third group is the extension 12 devices. The operation of the device is illustrated by the definition of the quotient X, the divisible 2 and the divider Y in the division mode and the product Z of the factors X, Y in the multiplication mode. Division operations The quotient X is determined based on the expression 2-Yx 0, represented in bit form as

где Z where is z

разр дный вектор, представл ющий собой разр дное изображение делимогоbit vector representing the bit image of the dividend

разр дные векторы, представл ющие собой разр дное изображение частного X и нул 0;bit vectors representing the bit image of the quotient X and zero 0;

- разр дна матрица, представл юща собой изображение Т при п 4Цроцесс определени i-го разр да X (,2,...,h) искомого вектора X реализуетс по выражению (1), представленному при в развернутой форме- a bit of a matrix representing the image of T at n 4 The process of determining the ith bit X (, 2, ..., h) of the desired vector X is realized by the expression (1) presented in expanded form

где величина, принимающа значени where the value takes

.а).Га.a) .ha

f ( -, If (-, I

-1-2: -1-2:

при )ro; {5Jupon) ro; {5J

Y-«гY- "g

iVl модули векторов Z и j соответственно . Из изложенного очевидно, что при iVl modules of vectors Z and j, respectively. From the foregoing it is obvious that with

i i, , i i,

Дл конкретных значений. 0,6875 ,4296875 и соответственно Х 0,625 или в разр дной форме вании зависимости вида П f п - f rOrli - значение переноса из стар шего разр да вектора определ емого по выражению Z lz VlYlfe , (ц)For specific values. 0.6875, 4296875 and, respectively, X 0.625 or in the bit formatting of the dependence of the form П f п - f rOrli - the value of the transfer from the highest bit of the vector defined by the expression Z lz VlYlfe, (c)

Операци умножени . Произведение Z сомножителей Х Y определ етс на основании выражени ,i пред ставленного в разр дной форме в видеMultiplication operations. The product of the Z factors X Y is determined on the basis of the expression i represented in bit form as

V V VV v v

,,

(6)(6)

что в развернутом виде при n)Trf-l 5 может быть записаноthat in expanded form when n) Trf-l 5 can be written

Рассмотрим работу множительноделительного устройства дл конкрет ных значений 2, , X описанного примера в режиме умножени и делени , Consider the operation of a multiplying device for specific values 2,, X of the described example in the multiplication and division mode,

Режим делени . На управл ющий 0ХОД 11 множительно-делительного устройства подаетс единичный сигнал , соответствующий режиму делени . На третью входьгую шину 8 (то есть разр ды ) и в первую вход920712 ,2Dividing mode. A single signal corresponding to the dividing mode is applied to the control 0IND 11 of the multiplier-dividing device. The third bus entry 8 (i.e. bits) and the first entry 920712, 2

ную шину 6 то есть разр ды 6 -6s) подаютс в значени делимого6 bus (i.e., bits 6 -6s) are fed to the values of the dividend

tt

лител Y letter Y

ПослеAfter

окончани переходного процесса в схеме на первых выходах функциональных переключатапей 2 первой группы обпоступающий на первые входы одно 5 разр дных сумматоров 1 первой груп пы, на вторые входы которых поступает BeKTopltl termination of the transient process in the circuit at the first outputs of the functional switches 2 of the first group, passing to the first inputs of one 5-bit adders 1 of the first group, to the second inputs of which BeKTopltl enters

20 со вторых выходов функциональных переключателей 2 первой группы. На выходе одноразр днь1х сумматоров 1 первой группы образуетс вектор20 from the second outputs of the function switches 2 of the first group. At the output of the one bit of the adders 1 of the first group, a vector is formed

1one

ts ts

поступающийincoming

на первый вход ноднор зр дных сумматоров 1 второй группы, а на выходе переноса первого одноразр дного сумматора 1 первой группы по выражению (З) образуетс значение старшего разр да X частного л , С выходов функциональных переключателей 3, 4 и 5 второй, третьей, четвертой и п той групп на вторые входы одноразр дных сумматоров второй группы поступает вектор V (г)at the first input of the common accumulator adders 1 of the second group, and at the output of the transfer of the first one-digit adder 1 of the first group, by expression (3), the value of the higher bit X of the private l, C of the outputs of the function switches 3, 4 and 5 of the second, third, fourth and the fifth group to the second inputs of single-digit adders of the second group receives the vector V (g)

У1Б -выходов одноразр дных сумматоров 1 второй группы поступает векторU1B output single-bit adders 1 of the second group receives the vector

на первые входы одноразр дных сумматоров 1 третьей группы, на вторые входы которых поступает векторto the first inputs of one-bit adders of the third group, the second inputs of which receive the vector

1,21.2

с выходовfrom the exits

Claims

1. A multiplier-separating device containing the first and second 12G4, the first sum is generated & S + Sj at the outputs of the one-bit adders i of the second and third groups form the second and third sum of the partial production vectors, i.e. Z 2 + SjH, respectively. FlaKOHeu, at the output of the transfer of the first one-bit adder 1 of the first group (the first discharge of the first output bus 9), at the outputs of the single-bit accumulators I of the first, second, third and fourth groups, respectively (bits 102.-I05- 10) and, at the outputs of the sum of single-digit adders of the fourth group (bits lOg-lOg of the second output bus 10; according to the expression, the values of the digits of the vector of product Z are formed. Thus, the use of (n-2) group single-digit adders I by (n + l) in each, the first group of (n + 1) ln to each, the first group of (n + 1) function switches 2, the second and third groups of n-1 function switches 3, the fourth group of (n-1) function switches 4, and the fifth group of (n-1) function switches 5 distinguishes the proposed multiplying-dividing device from the well-known, since in the multiplying-dividing device, due to the introduction of new elements and the relations between them, the accuracy is significantly increased, due to the digital form of information presentation and significantly responsiveness e, which is determined in this case the transient time in the circuit (so as multiplier-divider is a Raman), i.e. the result of computing the product of private X or practically obtained in a single cycle. All this contributes to the adoption of a multiplying-dividing device in computing systems or structures, tours that implement the computational process in natural time, for example, in control systems of dynamic objects. 159 adders, characterized in that, in order to increase speed and computational accuracy, n-2 groups of one-bit adders (n is the operand size) of n + 1 in each group I are entered (, 2, .. ., n-2), the first group of n-function switches, the second group of n-1 function switches, the third group of n-1 function switches, the fourth group of (n-1) function switches) 1st, the fifth group of n -1 function switches, with the first combined inputs of the function switches first, second the third, fourth, fifth groups and the first input of the (n + 1) th one-bit adder of the first group are connected to the control input of the device, the second inputs of the function switches of the first group are combined and are the input of the lower digit of the second input pin of the third the inputs of the function switches of the first group are connected to the corresponding bit inputs of the third input pin, the first and second inputs of the k-ro one-bit adder (, 2, ... n) of the first group are connected to the first and second outputs of the corresponding m-th functional about switch. (, 2,,. .p) of the first group, the first and second outputs of the last functional switch of the first group, respectively, are connected to the second and third inputs of the last one-digit totalizer of the first group, the first output of each 1st one-digit totalizer (, 2 ,,. ,, n + 1 ) The I groups are connected by the E first input of the (1-1) th one-bit adder (+1) -th group, the second is the input of each 1st one-bit sum of the matrix (, 2, ..., p) (+1 ) -th group is connected to the output of the functional, to the ny switch of the corresponding group, the first and second output of the k-ro function switch (, 2, .. n-1) of the same group, respectively, are connected to the first and second inputs of the last one-digit adder of the corresponding () -th group, the third input of which is connected to the input of the (n + i) -ro bit of the third input bus of the device, the output of the {1n- -1) -th single-bit adders, -and group is connected to the transfer input of the -th one-bit adder of this 16 group, the transfer output of the L-group single-bit adder and group is connected to the second input of the corresponding functional switch of the second group and is the first output bit The device ShiSh, OUTPUT, the first one-digit adder of each 1st group and the output of each one-digit adder of the last group are connected respectively to the inputs of the corresponding bits of the second output bus of the device, the fourth input of the first function switch of the first group is connected to the transfer output of the first one-bit adder ( groups, the fifth input of the first function switch of the first group of co (edin with the control input of the device, the fourth combined inputs of the function switches The first group, starting with the second, is connected to the second bit input of the second input bus of the device, the output of each function switch of the second group is connected to the second inputs of the corresponding function switches of the third, fourth and fifth groups, n 1-1 input of each (l + lj-ro functional The first switch of the first group, starting with the second one, is connected respectively to the sixth input of the same function switch of the same group, to the third combined inputs of the corresponding four function switches th and fifth groups and to the inputs of the corresponding bits of the first input bus of the device, the fourth input of the first function switch of the fifth group is connected to the input of the second discharge of the second input bus of the device, the sixth input of the last function switch of the first group is connected to the higher-level input of the first input device buses, with a quarter and inputs of function switches of the fifth group, starting with the second, and with the fifth input of the first function switch of the same group, fifth inputs of the function x switches of the fifth group, starting from the second, are connected to the output of the corresponding function switch of the second group, the third input of each function switch of the third group, except the last one, is connected to.) - the first output bus of the device is discharged, the third input of the last function switch of the third group is an input for building the device 2, the device according to claim 1, characterized in that each k-th (, 2, ..., n + 1) function switch of the first group is made of four elements And both the first and w OR elements whose outputs are respectively the first and second outputs of the K-th functional switch. The first input of which is connected to the first inputs of the AND elements, the second, third, and fourth inputs are connected to the second inputs of the second, first and fourth elements, respectively. And, G1 th input is connected to the second and third inputs of the third and fourth elements And, the sixth input - to the third input of the second element And, the first inputs of the second and fourth elements And and the second input of the third lement And made inverse, Outputs the first, second, third and fourth elements And are connected respectively to the first and second inputs of the first and second elements IL, K - function switch (, 2, ..., p-1) of the second and third groups are made. In the form of two elements And and the OR element, the first and second inputs of which are respectively connected to the outputs of the first and second elements AND, the first inputs of which are combined and are the first input of the k-ro function switch, the second and third input of which are connected to the second inputs of the first and second respectively element in And, the first input of the second element And is made inverse, the output of element No. Ш is the output of the k-ro function switch, the k-th function switch tk-1, 2,, o., (nl) of the fourth group is made as two elements And the HJM element, the first and second inputs of which are respectively connected to the outputs of the first and second elements And, the first input of the first element And is the first input of the k-ro function switch 1218 bodies,. The second input of the first element AND is connected to the first input of the second element AND, and is the second input of the k-ro function switch, the third input of the first element And is connected to the second input of the second element AND, and is the fourth input of the k-ro function switch, the first input of the second element AND , the third input of the first element AND is inverse, the output of the OR element is the output of the k-ro function switch, the k-th function switch (, 2, ..., n-1) of the fifth group is made of four elements And the first and second element The first and second inputs of which are connected to the outputs of the first, second, third and fourth elements AND, the outputs of the first and second OR elements are respectively the first and second outputs of the k-ro function switch, the first input of which is connected to the first inputs of the second , the third and fourth And elements, the second input of the k-ro function switch is connected to the first input of the first And element, the second inputs of the second and third And elements, the third input to the second input, the first And element, and the third During the second element And, the fourth and fifth inputs of the k-ro function switch are connected respectively to the second and third inputs of the fourth element And, the first inputs of the first and fourth, third input of the second element And are made inverse, 3. The device according to PP, 1 and 2, characterized in that the second input and the output of the k-ro function switch of the second group (k 1,2 ,,,,, p-1) are inverse. Sources of information, rintye taken into account in the examination 1. The author's certificate of the USSR 641459, kp, G 06 F 7/16, 1978. 2, USSR author's certificate 628489, kp, G 06 F 7/52, 1978, 3, USSR author's certificate 610128, class G 06 F 7/16, 1978 prototype).

figl

(re.e.

i (3)

fig.C