Claims (2)
Изобретение относитс к вычислительной технике и быть использовано в вычислительных устройствах, осуществл ющих операцию алгебраического сложени чисел, представленных в пр мом двоичном коде. Известно устройство дл сложени двух чисел, содержащее два регистра один из которых счетный, соединенные своими выходами через схему сравнени с входом схемы И, второй вход которо подключен к выходу генератора импуль сов , а выход - ко входам счетного регистра, а также дополнительного счетчика-регистра 1 . Однако оно может оперировать только положительными числами, а при вычислении с разными знаками необходима предварительна селекци большего из чисел. Наиболее близким к предлагаемому вл етс устройство дл сложени , содержащее генератор импульсов, счет- чик первого и второго слагаемых. счетчик-сумматор, дешифраторы нул , входы которых соединены с выходами счетчиков слагаемых, триггеры знака слагаемых, сумматор по модулю два, элементы И, ИЛИ, НЕ The invention relates to computing and to be used in computing devices that perform the operation of algebraic addition of the numbers represented in the forward binary code. A device is known for adding two numbers containing two registers, one of which is countable, connected by its outputs through a comparison circuit with the input of the AND circuit, the second input of which is connected to the output of the pulse generator, and the output to the inputs of the counting register, as well as an additional counter register one . However, it can operate only with positive numbers, and when calculating with different signs, it is necessary to preselect the larger number. Closest to the present invention is a device for addition, comprising a pulse generator, a counter of the first and second terms. counter-adder, zero decoders, the inputs of which are connected to the outputs of the addendum counters, the addendum sign triggers, modulo two, the elements AND, OR, NOT
2. Недостатками известного устройства вл ютс большой объем оборудовани и низкое быстродействие. Цель изобретени - упрощение устройства и повышение его быстродействи . Поставленна цель достигаетс тем, что устройство, содержащее генератор импульсов, счетчики первого и BTOporcTi слагаемых, первый и второй дешифраторы нул , триггеры знака слагаемых, сумматор по модулю два, элементы И, ИЛИ, НЕ, при этом первый вход первого элемента И соединен с выходом генератора импульсов, выходы счетчиков первого и второго слагаемых.соединены со входами первого и второго дешифраторов нул соответственно, выходы которых под39 ключены к входам первого элемента ИЛИ, выходы первого и второго триггеров знака слагаемых соединены со входами сумматора по модулю два и с первыми входами второго и третьего элементов И, выходы которых подключены соответственно к первому и второму входам элемента ИЛИ, выход сумматора по модулю два подключен к входу элемента НЕ, содержит сумматор и триггер установки, причем первый вход триггера установки соединен с Установочным входом устройства, второй вход - с выходом первого элемента ИЛИ, а выход - с вторым входом первого элемента И, третий вход которого подключен к выходу элемента НЕ, а выход - к счетным входам счетчиков первого и второго слагаемых, выходы этих счетчиков подключены к входам сумматора, выход которого вл етс выходом результата сложени устройства, выходы первого и второго триггеров знака слагаемых подключены к входам четвертого элемента И, выход которого соединен с третьим входом второго элемента ИЛИ, выход последнего вл етс выходом знака устройства, выход первого дешифратора нул соединен с вторым входом третьего элемента И, а выход второго дешифратора - со вторым входом второго элемента И, выход первого элемента ИЛИ подключен к первому входу третьего элемента ИЛИ второй вход которого подключен к вы ходу сумматора по модулю два, а выход - к шине индикации окончани сл жени устрой.ства. На чертеже представлена структур на схема устройства дл сложени .. Устройство содержит генератор 1 импульсов счетной частоты,вычитающи счетчик 2 первого слагаемого,в кото рый записываетс модуль первого чис ла, триггер 3 знака первого слагаемого , вычитающий счетчик Ц второго слагаемого,в который записываетс модуль второго числа, триггер 5 зна ка второго слагаемого, сумматор 6 первого и второго слагаемых дешифра тор нул 7 и 8, соответственно первого и второго слагаемых, сумматор 9 по модулю два, триггер установки 10, элементы И 11-1, элементы ИЛИ 15-17, элемент НЕ 18, Устройство работает следующий образом. С генератора на вход элемента И 11 посто нно поступают импульсы счетной частоты, Перед началом работы импульс установки по шине 19 устанавливает триггер 10 в такое состо ние , при котором на вход элемента И 1 1 поступает разрешающий потенциал . Этот же импульс заносит коды чисел в счетчики 2 и , и коды знаков этих чисел в триггеры 3 и 5 знака слагаемых. В случае равенства знаков (оба положительны или отрицательны ) чисел на выходе сумматора 9 по модулю два возникает разрешающий потенциал, который через элемент НЕ 18, в качестве запрещающего потенциала, поступает на третий вход элемента И 11 и, таким образом,.импульсы счетной частоты на входы счетчиков первого и второго слагаемых 2 и k не поступают и на выходе сумматора 6 сразу же возникает результат суммы двух слагаемых. Так как в случае равенства знаков чисел процесс суммировани осуществл етс за один такт, то разрешающий отенциал с выхода сумматора 9 по модулю два через элемент ИЛИ 16 поступает на выход 20 индикации окончани вычислений устройства. Знак суммы чисел вырабатываетс элементом И 13 и через элемент ИЛИ 17 поступает на выход 21 знака устройства. В случае чисел, отличающихс по знаку, на вход элемента И 11 поступает разрешающий потенциал с сумматора 9 по модулю два через элемент НЕ 18. При этом импульсы счетной частоты с выхода элемента И 11 поступают на счетные входы счетчиков первого и второго, слагаемых 2 и 4. При этом счетчики работают на вычитание занесенных в них кодов чисел. При обнулении счетчика меньшего из ела-; гаемых на выходе соответствующего дешифратора О возникает разрешающий потенциал, который поступает на вход элемента 12 или 1, а также через элемент ИЛИ 15 на установочный вход триггера 10, мен его состо ние на противоположное и, таким образом прекраща прохождение импульсов счетной частоты через элемент И 11 на счетные входы счетчиков первого 2 и второго k слагаемых. При этом в счетчике, где записано большее число , останетс разность чисел, котора через сумматор 6 первого и второго слагаемых поступает на ьыход 22 результата сложени устройства. Знак результата определ етс следую щим образом: потенциал с. выхода дешифратора нул первого слагаемого 7 или второго слагаемого 8 поступает на входы элемента И 12 или элемента И 1 и ра.зрешает прохождение потенциала знака большего числа, который через элемент ИЛИ 17 поступает на выход 21 знака устройства. Об окон чании процесса вычислений свидетель ствует по вление разрешающего потен циала на выходе элемента ИЛИ 16, на вход которого поступает разрешающий потенциал с элемента ИЛИ 15 после обнулени счетчика, содержащего меньшее по модулю слагаемое. Количество оборудовани в данном устройстве по сравнению с извес ным снижено на 30%. Быстродействие повышено за счет того, чт при оди наковых знаках слагаемых производи с непосредственное суммирование, а при разных знаках операци оканчиваетс при обнулении счетчика,в котором записан меньший операнд. Формула изобретени Устройство дл сложени , содержащее генератор импульсов, счетчики первого и второго слагаемых, пер вый и второй дешифраторы нул , триг геры знака слагаемых, сумматор по модулю два, элементы И, ИЛИ, НЕ, при этом первый вход первого элемента И соединен с выходом генератора импульсов, выходы счетчиков первого и второго слагаемых соединены с входами первого и второго дешифраторов нул соответственно, выходы которых подключены к входам первого элемента ИЛИ, выходы первого и вт орого триггеров знака слагаемых соединены с входами сумматара по модулю два и с первыми входами второго и третьего элементов И, выходы которых подключены соответственно к первому и второму входам второго элемента ИЛИ, выход сумматора по модулю два подключен к входу элемента НЕ,отличающеес тем, что, с целью упрощени устройства и повышени его быстродействи , оно содержит сумматор и триггер установки, причем первый вход триггера установки соединен с установочным входом устройства, второй вход - с выходом первого элемента ИЛИ, а выход - с вторым входом перыого элемента И, третий вход которого подключен к выходу элемента НЕ, а выход счетным входам счетчиков первого и второго слагаемых, выходы этих счетчиков подключены к входам сумматора, выход которого вл етс выходом результата сложени устройства, выходы первого и второго триггеров знака слагаемых подключены в входам четвертого элемента И, выход которого соединен с третьим входом второго элемента. ИЛИ, выход последнего вл етс выходом знака устройства, выход первого дешифратора нул соединен с вторым входом третьего элемента И, а выход второго дешифратора - с вторым входом второго элемента И, выход первого элемента ИЛИ подключен к первому входу третьего элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, а выход к шине индикации окончани сложени устройства, Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР tf , кл. G 06 F 7/50, 1973, 2,Авторское свидетельство СССР №679978, кл, G Об F 7/50, 1977, (прототип).2. The disadvantages of the known device are a large amount of equipment and low speed. The purpose of the invention is to simplify the device and increase its speed. The goal is achieved by the fact that the device containing the pulse generator, the counters of the first and BTOporcTi terms, the first and second decoders zero, the triggers of the sign of the terms, modulo two, the elements AND, OR, NOT, while the first input of the first element AND is connected to the output pulse generator, the outputs of the counters of the first and second terms. connected to the inputs of the first and second decoders zero, respectively, the outputs of which are connected to the inputs of the first OR element, the outputs of the first and second triggers of the sign of the addendum s with the inputs of the modulo two adder and with the first inputs of the second and third And elements, the outputs of which are connected respectively to the first and second inputs of the OR element, the output of the modulo two adder is connected to the input of the NOT element, contains the adder and the trigger of the setup, with the first trigger input device is connected to the device's setup input, the second input is connected to the output of the first element OR, and the output is connected to the second input of the first element AND, the third input of which is connected to the output of the element NOT, and the output to the counting inputs of the first and The second addends, the outputs of these counters are connected to the inputs of the adder, the output of which is the output of the result of adding the device, the outputs of the first and second sign triggers of the addends are connected to the inputs of the fourth AND element, the output of which is connected to the third input of the second OR element, the output of the last sign device, the output of the first decoder zero is connected to the second input of the third element AND, and the output of the second decoder to the second input of the second element AND, the output of the first element OR is connected to the first input a third OR gate second input of which is connected to you go modulo two adder, and the output - to the bus indicating completion slab ustroy.stva voltage. The drawing shows the structures on the device circuit for adding. The device contains a generator of 1 counting frequency pulses, subtracting counter 2 of the first addend, in which the module of the first number is written, trigger 3 characters of the first addend, subtractive counter C of the second adder, in which the module is written the second number, the trigger 5 characters of the second term, the adder 6 of the first and second components of the decryptor null 7 and 8, respectively, the first and second terms, the adder 9 modulo two, the trigger setup 10, And 11-1 elements, the elements OR 15-17, item NOT 18, The device works as follows. From the generator to the input of the element 11, the pulses of the counting frequency constantly arrive. Before the start of the operation, the impulse of the installation via bus 19 sets the trigger 10 to such a state that the resolving potential arrives at the input of the element 1 1 1. The same impulse puts the codes of numbers in the counters 2 and, and the codes of the signs of these numbers in the triggers of the 3 and 5 characters of the terms. In the case of equality of characters (both positive or negative) of the numbers at the output of the adder 9 modulo two, the resolving potential arises, which through the element NOT 18, as the inhibiting potential, enters the third input of the element 11 and thus the counts of the countable frequency the inputs of the counters of the first and second components 2 and k are not received and the result of the sum of two components immediately appears at the output of the adder 6. Since, in the case of equality of the digits of the numbers, the summation process is carried out in one cycle, the resolving potential from the output of the adder 9 modulo two through the OR element 16 enters the output 20 of the indication of the end of the device calculations. The sign of the sum of the numbers is produced by the element AND 13 and through the element OR 17 enters the output 21 of the device characters. In the case of numbers different in sign, the input potential of the element 11 is received by the resolving potential from the adder 9 modulo two through the element 18. At the same time, the pulses of the counting frequency from the output of the element 11 are fed to the counting inputs of the first and second counters, the terms 2 and 4 In this case, the counters work on the subtraction of the codes of numbers entered in them. When resetting the counter of the smaller a-; An output potential arises at the output of the corresponding decoder O, which enters the input of element 12 or 1, as well as through the element OR 15 to the installation input of the trigger 10, changes its state to the opposite one and thus stops the passage of pulses of the counting frequency through the element 11 on the counting inputs of the counters of the first 2 and second k terms. In this case, in the counter, where a greater number is written down, there will remain a difference of numbers, which through the adder 6 of the first and second terms comes to the exit 22 of the result of the addition of the device. The sign of the result is determined as follows: potential c. the output of the decoder zero of the first term 7 or the second term 8 enters the inputs of the element AND 12 or the element AND 1 and allows the potential of the sign of a larger number to pass, which through the element OR 17 enters the output 21 of the device characters. The termination of the computation process is indicated by the appearance of the resolving potential at the output of the OR 16 element, the input of which receives the resolving potential from the OR 15 element after zeroing the counter containing the term smaller in absolute value. The amount of equipment in this device is reduced by 30% as compared with the known. The speed is increased due to the fact that, with the same signs of the terms, the summation is performed directly, and with different signs, the operation ends when the counter is reset, in which the smaller operand is written. The invention includes a device for adding, containing a pulse generator, counters of the first and second terms, first and second decoders zero, triggers of the sign of the terms, modulo two, elements AND, OR, NOT, and the first input of the first element AND is connected to the output pulse generator, the outputs of the counters of the first and second addends are connected to the inputs of the first and second decoders zero, respectively, the outputs of which are connected to the inputs of the first OR element, the outputs of the first and second trigger signs of the addends are connected modulo two inputs and with the first inputs of the second and third elements AND, the outputs of which are connected respectively to the first and second inputs of the second element OR, the output of the modulo two adder is connected to the input of the element NOT, characterized in that, in order to simplify the device and increase its speed, it contains the adder and the trigger setup, the first input of the installation trigger is connected to the installation input of the device, the second input - to the output of the first element OR, and the output - to the second input of the first element And, the third in the stroke of which is connected to the output of the element NOT, and the output of the counting inputs of the counters of the first and second terms, the outputs of these counters are connected to the inputs of the adder, the output of which is the output of the result of adding the device; the outputs of the first and second trigger signs of the items are connected to the inputs of the fourth element And the output which is connected to the third input of the second element. OR, the output of the latter is the output of the device sign, the output of the first decoder zero is connected to the second input of the third element AND, and the output of the second decoder to the second input of the second element AND, the output of the first element OR connected to the first input of the third element OR, the second input of which is connected to the output of the modulo adder two, and the output to the bus indicating the end of the addition of the device, Sources of information taken into account in the examination 1, USSR Author's Certificate tf, cl. G 06 F 7/50, 1973, 2, USSR Copyright Certificate No. 679978, class, G F F 7/50, 1977, (prototype).