SU919147A1 - Устройство дл формировани частотно-манипулированного сигнала - Google Patents
Устройство дл формировани частотно-манипулированного сигнала Download PDFInfo
- Publication number
- SU919147A1 SU919147A1 SU802948951A SU2948951A SU919147A1 SU 919147 A1 SU919147 A1 SU 919147A1 SU 802948951 A SU802948951 A SU 802948951A SU 2948951 A SU2948951 A SU 2948951A SU 919147 A1 SU919147 A1 SU 919147A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- modulated signal
- block
- inputs
- frequency
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
3g
На чертеже изображена структурна электрическа схема предлагаемого устройства.
Устройство содержит коммутатор 1 блок 2 пам ти, блок 3 управлени , сумматор j, блок 5 пам ти, блок 6 регистров, кодопреобразователь 7s генератор 8 тактовых импульсов кодопреобразователи 9s. цифроаналоговые преобразователи ТО, фильтры 11 нижних частот.
Устройство работает следующим образом.
Двоичные сигналы от N источников информации (не показаны) поступают на соответствующие информационные входы коммутатора 1
Тактовые импульсы генератора 8, имеющие частоту , поступают на вход блока 3 управлени , имеющего столько адресов, СКОЛЬКО каналов обуславливаетс ст ройством формировани частотно-манипулированных(ЧМ)
сигналов. Поэтому каждый из каналов
i
опрашиваетс с частотой FQ t5, где Н -число каналов
О течение в ре мен и Тп ЕУ зьбоока
10
двоичного сигнала от определенного источника информации под воздействием сигналов из блока 3 управлени , поступающих на адресные входы коммутатора 1 , поступает на первый вход блока 2 пам ти, на второй вход которого синхронно с выборкой поступает информаци о скорости передачи в дакном направлении со второго выхода блока 3 управлени С выходов блока 2 пам ти сформированное под воздействием входных сигналов гп-разр днов число поступает-на соответствующие разр ды сумматора „ Одновременно с выхода блока 5 пам ти на вход второго слагаемого поступает т-разр дное число, соответствующее этому же направлению В сумматоре ч происходит суммирование т-разр дных чисел первого и второго слагаемых,, полученна т-разр дна сумма поступает на входы блока 5 пам ти, а сигнал старшего (т-го) разр да поступает на вход блока 6 регистров
Запись и сдвиг.информации в блоке 6 регистров производитс смнхронно с работой коммутатора 1, Таким образом, записанна на один вход блока 6 регистров выборка по вл етс на его выходе через М тактов масто . 4
ты F, а на последнем выходе соответственно через LN тактов.
Выходы блока 6 регистров сгруппированы в п групп. Кажда группа, объедин юща к выходов, подключена ко входам соответствующего кодопреобразовател 7. В зависимости от комбинации на входах каждого из кодопреобразователей на их выходах формируютс разр дные числа, поступающие затем на входы сумматора k, производ щего суммирование всех п т-разр дных чисел. Полученна т-разр дна сумма поступает на информционные
входы всех цифроаналоговых преобразователей (ЦАП) 10,Под воздействием сигнала с соответствующего алоесного выхода блока 3 управлени , поступающего на адресный
вход одного из ЦАП 10, разр дна сумма , присутствующа на его входе, преобразуетс им в аналоговый сигнал, который поступает затем на вход соответствующего фильтра 11 дл ограничени высокочастотных составл ющих. Выходы фильтров 11 вл ютс выходами устройства.
Использование предлагаемого устройство в многоканальных системах
СВЯЗИ позвол ет повысить точность формировани .
Claims (1)
1. ПатентВеликобритании № 1268327, кл. Н 3 Р, 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802948951A SU919147A1 (ru) | 1980-07-01 | 1980-07-01 | Устройство дл формировани частотно-манипулированного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802948951A SU919147A1 (ru) | 1980-07-01 | 1980-07-01 | Устройство дл формировани частотно-манипулированного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU919147A1 true SU919147A1 (ru) | 1982-04-07 |
Family
ID=20905380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802948951A SU919147A1 (ru) | 1980-07-01 | 1980-07-01 | Устройство дл формировани частотно-манипулированного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU919147A1 (ru) |
-
1980
- 1980-07-01 SU SU802948951A patent/SU919147A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1517170A (en) | Method of producing pseudo-random binary signal sequences | |
SU919147A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала | |
SU1702328A1 (ru) | Имитатор радиосигналов | |
SU1438006A1 (ru) | Устройство дл подсчета числа единиц двоичного кода по модулю К | |
SU868754A1 (ru) | Устройство дл вычислени синуса и косинуса угла | |
SU1184101A1 (ru) | Устройство для передачи и приема информации | |
SU1020834A1 (ru) | Цифровой анализатор спектра Уолша | |
SU905998A1 (ru) | Аналого-цифровой преобразователь | |
SU1503057A1 (ru) | Цифровой согласованный фильтр | |
SU1354434A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала в многоканальных системах св зи | |
SU930365A1 (ru) | Цифровой синтезатор речи | |
SU1626420A1 (ru) | Устройство дл формировани группового сигнала | |
SU572938A1 (ru) | Устройство дл временного уплотнени каналов | |
SU1399891A1 (ru) | Аппроксиматор дельта-модул тора | |
SU1166116A1 (ru) | Устройство дл обнаружени ошибок в слабоарифметическом коде системы остаточных классов | |
SU596933A1 (ru) | Генератор функций уолша | |
SU1283804A1 (ru) | Синусно-косинусный преобразователь | |
SU1453583A1 (ru) | Цифровой синтезатор частоты | |
SU547033A1 (ru) | Многоканальное устройство с импульснокодовой модул цией и временным делением каналов | |
SU842620A1 (ru) | Цифровое устройство дл сдвигаСпЕКТРА элЕКТРичЕСКиХ СигНАлОВ | |
SU1073894A1 (ru) | Устройство формировани блочного балансного троичного кода | |
SU984043A1 (ru) | Кодовый преобразователь | |
SU1107133A1 (ru) | Устройство дл вычислени коэффициентов преобразовани по Уолшу-Адамару | |
SU1427574A1 (ru) | Устройство дл подсчета числа единиц двоичного кода по модулю К | |
SU652592A1 (ru) | Преобразователь перемещени в код |