SU1166116A1 - Устройство дл обнаружени ошибок в слабоарифметическом коде системы остаточных классов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В СЛАБОАРИФМЕТИЧЕСКОМ КОДЕ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ, содержа- ; щее входной (п 4-k)-разр дный модульный регистр, S групп по И шифраторов, группу из 1с сумматоров по модулю, блок сравнени  с нулем, причем выходы Ш информационных разр дов модульного (n + k) Разр дного регистра соединены с входами соответствующих шифраторов каждой из k групп, выходы шифраторов каждой группы соединены ;с соответствующими входами соответствующего сумматора по модулю группы, 1ВЫХОД блока сравнени  с нулем  вл етс  выходом ошибки устройства, отличающее с  тем, что, с целью сокращени  объема оборудовани , оно содержит два переключател , группу из k блоков преобразовани  в дополнительный код по модулю, причем выходы сумматоров по модулюгруппы соединены с группой подвижных контактов первого переключател , перва  и втора  группы неподвижных контактов которого соединены соответственно с входами блока сравнени  с нулем и входами k контрольных разр дов входного (n+k)-paзp днoгo модульного регистра, выходы которых соединены (Л с группой подвижных контактов второго с переключател , группа неподвижных контактов которого соединена с входами соответствукйцих блоков преобразовани  в дополнительный код по модулю группы, выходы которых соединены с(п + 1)-ми входами соответствук цих сумь маторов по модулю группы () и k соотОд ветственно количество информационных и контрольных оснований).

Description

I1 Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных уст ройствах дл  построени  кода и обнаружени  ошибок в группах двоичных разр дов. Известно устройство дл  обнаружеЫ  ошибок в системе остаточных клас сов, содержащее блоки пам ти, группу сумматоров по р ду модулей, преобразователи пр мого кода в дополнительный , блок формировани  . сигнала ошибок со соответствующими св з ми . Недостатками устройства  вл ютс  сложность аппаратной реализации из-за наличи  на двух уровн х сумматоров по различным модул м и преобр зователей в дополйительный код, что также уменьшает быстродействие устройства, а также ограниченные функциональные возможности. Наиболее близким к изобретению  вл етс  ycTpofjCTflo дл  обнаружени  ошибок в системе остаточных классов содержащее входной модульный регистр шифратор, модульный сумматор, блок анализа на нуль, счетчик и блок констант исправлени , причем перва  группа входов модульного регистра  вл етс  входом устройств;а, втора  группа входов- соединена с выходом блока констант испра:влени , первый и второй входы которого подключены соответственно к выходу счетчика и первому выходу блока анализа на нуль второй выход и вход которого соедине ны соответственно с входом счетчика и выходом модульных сумматора, вход которого соединен с выходом дешифратора , вход которого соединен с выходом входного модульного регистра 2j Недостатком данного устройства  вл етс  большой объем оборудовани . Целью изобретени   вл етс  coJcpa щение объема оборудовани . Поставленна  цель достигаетс  тем, что устройство дл  обнаружени  ошибок в слабоарифметическом коде системы остаточных классов, содержащее входной (h+k)-разр дный модульный регистр, k групп из П шифраторов , группу из k сумматоров по модулю,, блок сравнени  с нулем, причем выходы, п информационных разр  дов входного модульного ( К)-разр дного регистра соединены с входами ссответствунмцих шифраторов каж62 дои из k групп, выходы шифраторов каждой группы соединены с соответствующими входами соответствующего сумматора по модулю группы, выходы блока .сравнени  с нулем  вл етс  выходом ошибки устройства, содержит два переключател , группу из k блоков преобразовани  в дополнительный код по модулю, причем выходы сумматоров по модулю групп соединены с группой подвижных контактов первого переключател , перва  и втора  группы неподвижнь1Х контактов которого соединены соответственно с входами блока сравнени  с нулем и входами k контрольных разр дов входного (И+ k)-разр дного модульного регистра, выходы которых соединены с группой подвижных контактов второго переключател , группа неподвижных контактов которого соединены с входами соответствующих блоков Преобразовани  в дополнительный код по модулю группы, выходы которых соединены с (п+1)-ми входами соответствующих сумматоров по модулю группы (h и k соответственно количество информационных и контрольных оснований). На чертеже представлена схема устройства дл  обнаружени  ошибок в слабоари(|метическом коде системы остаточных классов. Устройство дл  обнаружени  ошибок в слабоарифметическом коде системы остаточных классов содержит входной (и + k)-paзp дньй регистр 1, шифраторы 2 групп, сумматоры 3 по модулю группы, первый переключатель 4, с первой 5 и второй 6 группами выходов, блок 7 сравнени  с нулем , второй переключатель 8, блоки 9 преобразовани  в дополнительный код группы. Число в слабоарифметическом коде СОК имеет вид. А(о(,,...с,0,,... где. - - . Vi()cti A(o4P;V Yj (J n+1, n 4-ls) «j ,S: Я i j ot; (mo O) P,,...Pp - взаимно простые основани  СОК. Q - контрольный модуль, ,- коэффициенты. Устройство дл  обнаружени  ошибок в слабоарифметическом коде сие

Claims (1)

1. I УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ’ ОШИБОК В СЛАБОАРИФМЕТИЧЕСКОМ КОДЕ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ, содержа- ; щее входной (п+к)-разрядный модульный регистр, к групп по h шифраторов, группу из к сумматоров по модулю, блок сравнения с нулем, причем выходы П информационных разрядов модульного (п + к) -разрядного регистра соединены с входами соответствующих шифраторов каждой из к групп, выходы шифраторов каждой группы соединены с соответствующими входами соответст¹ вующего сумматора по модулю группы, .выход блока сравнения с нулем является выходом ошибки устройства, отличающее ся тем, что, с целью сокращения объема оборудования, оно содержит два переключателя, группу из к блоков преобразования в дополнительный код по модулю, причем выходы сумматоров по модулю’группы соединены с группой подвижных контактов первого переключателя, первая и вторая группы неподвижных контактов которого соединены соответственно с входами блока сравнения с нулем и входами к контрольных разрядов входного (п + к)-разрядного модульного регистра, выходы которых соединены с группой подвижных контактов второго переключателя, группа неподвижных контактов которого соединена с входами соответствующих блоков преобразования в дополнительный код по модулю группы, выходы которых соединены с(п+1)-ми входами соответствующих сумматоров по модулю группы (I) и к соответственно количество информационных и контрольных оснований).