SU919136A1

SU919136A1 - Устройство дл приема дискретных сигналов

Info

Publication number: SU919136A1
Application number: SU802944008A
Authority: SU
Inventors: Евгений Александрович Гурвиц; Геннадий Анатольевич Целибеев; Евгений Александрович Котырев; Александр Федорович Кирьяков; Владимир Федорович Худов
Original assignee: Предприятие П/Я М-5728
Priority date: 1980-06-18
Filing date: 1980-06-18
Publication date: 1982-04-07

Description

Изобретение относится к электросвязи и может использоваться в устройствах передачи двукратных биимпуль· сных сигналов по проводным соединительным линиям и узкополосным трактам.

Известно устройство для приема дискретных сигналов, содержащее усилитель-ограничитель, выход которого соединен с первым входом фазового, детектора, второй вход которого соединен с выходом опорного генератора ¹и с первым входом управляемого делителя, второй вход которого соединен с выходом фазового детектора, третий вход которого соединен с первым выхо- , дом управляемого делителя, с входом делителя и с синхронизирующим входом преобразователя кода [1] .

Однако такое устройство обладает ограниченной скоростью приема.

Цель изобретения - повышение скорости приема.

Указанная цель достигается тем, что в устройство для приема дискрет2 ных сигналов, содержащее усилительбграничитель, выход которого соединен с первым входом фазового детектора , второй вход которого соединен с выходом опорного генератора и с первым входом управляемого делителя, второй вход которого соединен с выходом фазового детектора, третий вход которого соединен с первым выходом управляемого делителя, с входом делителя и с синхронизирующим входом преобразователя кода, введены регистр, пороговые устройства, счетчики , элементы И и сумматоры, выходы которых соединены с первыми входами соответствующих элементов И, выходы . которых через счетчики и пороговые устройства подключены к соответствующим входам преобразователя кода,причем выход усилителя-ограничителя соединен с первыми входами сумматоров, . вторые входы которых соединены с соответствующими выходами регистра, пеовый вход которого соединен со вторым выходом управляемого делителя, третий выход которого соединен со вторыми входами элементов И, а выход делителя соединен со вторым входом регистра.

На фиг, 1 приведена структурная электрическая схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Устройство приема дискретных сиг- 1 налов содержит усилитель-ограничитель 1, сумматоры 2 и 3, элементы И 4 и 5, счетчики 6 и 7, пороговые устройства 8 и 9, преобразователь 10 кода, опорный генератор 11, фазовый детектор 12, управляемый делитель 13, делитель 14 и регистр 15,

Устройство работает следующим образом.

ίΟ в передатчике

Поступающая на вход усилителя. ограничителя 1 случайная последовательность двукратных биимпульсных сигналов, полученных (например, по закону кодирования 00-1100} 01-0110; 11-0011, 10-1001) ограничивается по амплитуде и поступает на вход фазового детектора 12 и на входы сумматоров 2 и 3 (фиг.2а) На второй вход фазового детектора 12 поступает сигнал с выхода опорного генератора 11, а на третий вход серия однополярных сигналов с выхода управляемого делителя 13. Фазовый детектор 12 сравнивает фазы сигналов на первом и третьем входах и при отставании или опережении фазы сигнала на его первом входе относительно фазы сигнала на его третьем входе на выходе фазового детектора 12 выдается сигнал отставания или опережения на один вход управляемого делителя 1 на другой вход которого подаются сигналы с опорного генератора 11, и осуществляется подстройка сигналов на первом(Б_т .втором '(k₃f_T) и третьем (k^f_T) выходах управляемого делителя 13 в соответствии с сигналами на выходе фазового детектора 12. Сигнал тактовой частоты f_T с первого выхода управляемого делителя 13 делится на два (fr/2) в делителе 14 и поступает на один вход регистра 15 на другой вход которого поступает второго выхода управляемого делителя 13. На Фдном выхо. де регистра 15 образуется сигнал fr/2 -45° (фиг.26), а на другом f_T /2 + 45° (фиг. 2.в). Эти сигналы пос20 сигнал k_tf_T со

554 входы соответствуюи 3, с ВЫХОДОВ КО“ 2г и д) поступают тупают на другие щих сумматоров 2 торых они (фиг.

на первые входы элементов И 4 и 5, на вторые входы которых поступает сигнал ^ί_Γ с третьего выхода управляемого делителя 13. На выходах элементов И 4 и 5 формируются пачки импульсов частоты k_?f_r (фиг. 2е и ж)., поступающие на входы счетчиков 6 и 7. При достижении заданного порога по количеству импульсов, подсчитанных в каждом периоде 2T, где Т - период следования исходного.бинарного сигнала, на выходах пороговых устройств 8 и 9 формируются бинарные сигналы полуканалов (фиг. 2з и и), поступающие на первый и второй входы преобразователя 10 кода. Счетчики 6 и 7 обнуляются по сигналам пороговых устройств 8 и 9 в конце каждого периода 2Т. На синхронизирующий вход преобразователя 10 кода подается частота f_T с первого выхода управляемого делителя 13. На выходе преобразователя 10 кода образуется исходный бинарный сигнал (фиг. 2к).

Использование предлагаемого устройства для приема двукратных биимпульсных сигналов позволяет обеспечить в два раза большую скорость (за счет сокращения требуемой полосы тракта в два раза), чем известное при передаче биимпульсных сигналов и ту же помехоустойчивость за счет применения синхронного детектирования.

Claims

: Изобретение относитс к электросв зи и может использоватьс в устройствах передачи двукратных биимпул сных сигналов по проводным соединительным лини м и узкополосным тракта Известно устройство дл приема дискретных сигналов, содержащее усилитель-ограничитель , выход которого соединен с первым входом фазового, детектора, второй вход которого соединен с выходом опорного генератора и с первым входом управл емого делител , второй вход которого соединен с выходом фазового детектора, третий вход которого соединен с первым выходом управл емого делител , с входом делител и с синхронизирующим входом преобразовател кода l . Однако такое устройство обладает ограниченной скоростью приема. Цель изобретени - повышение скорости приема. Указанна цель достигаетс тем, что в устройство дл приема дискретHtjx сигналов, содержащее усилительбграничитель , выход которого соединен с первым входом фазового детектора , второй вход которого соединен с выходом опорного генератора и с первым входом управл емого делител , второй вход которого соединен с выходом фазового детектора, третий вход которого соединен с первым выходом управл емого делител , с входом делител и с синхронизирующим входом преобразовател кода, введены регистр , пороговые устройства, счетчики , элементы И и сумматоры, выходы которых соединены с первыми входами соответствующих элементов И, выходы . которых через счетчики и пороговые устройства подключены к соответствующим входам преобразовател кода,причем выход усилител -ограничител соединен с первыми входами сумматоров, вторые входы которых соединены с соответствующими выходами регистра, пеовый вход КОТОРОГО соединен со вторым выходом управл емого делител третий выход которого соединен со вторыми входами элементов И, а выхо делител соединен со вторым входом регистра. На фиг. 1 приведена структурна электрическа схема устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу. Устройство приема дискретнь х сиг налов содержит усилитель-ограничитель 1, сумматоры 2 и 3, элементы И и 5, счетчики 6 и 7 пороговые устройства 8 и 9, преобразователь 10 кода, опорный генератор 11, фазовый детектор 12, управл емый делитель 13, делитель 1А и регистр Устройство работает следующим образом. Поступающа на вход усилител ограничител 1 случайна последовательность двукратных биимпульсных сигналов, полученных в передатчике (например, по закону кодировани 00-1100; 01-0110; 11-0011, 10-1001) ограничиваетс по амплитуде и поступает на вход фазового детектора 1 и на входы сумматоров 2 и 3 (фигс2а На второй вход фазового детектора 1 поступает сигнал с выхода опорного генератора 11, а на третий вход сери однопол рных сигналов с выхода управл емого делител 13. Фазовы детектор 12 сравнивает фазы сигнало на первом и третьем входах и при от ставании или опережении фазы сигнал на его первом входе относительно фа сигнала на его третьем входе на вых де фазового детектора 12 выдаетс сигнал отставани или опережени на один вход управл емого делител на другой вход которого подаютс сигналы с опорного генератора 11, и осуществл етс подстройка сигналов на nepBOM(fj ,втором () и третьем (,f) выходах управл емого делител 13 в соответствии с сигналами на выходе фазового детектора 12, Сигнал тактовой частоты f с первого выхода управл емого делител 13 делитс на два lfT/2) в делителе Н и поступает на один вход регистра 1 на другой вход которого поступает сигнал со второго выхода управ л емого делител 13. На йдном выходе регистра 15 образуетс сигнал fr/2 -45° (фиг.26), а на другом + 5° (фиг. 2в). Эти сигналы по тупают на другие входы соответствующих сумматоров 2 и 3 с выходов которых они (фиг. 2г и д) поступают на первые входы элементов И 4 и 5 на вторые входы которых поступает сигнал fr - третьего выхода управл емого делител 13. На выходах элементов И и 5 фopмиpy eтc пачки импульсов частоты (фиг. 2е и ж),, поступающие на входы счетчиков б и 7. При достижении заданного порога по количеству импульсов, подсчитанных в каждом периоде 2Т, где Т - период следовани исходного.бинарного си1- нала, на выходах пороговых устройств 8 и 9 формируютс бинарные сигналы полуканалов (фиг. 2з и и), поступающие на первый и второй входы преобразовател 10 кода. Счетчики 6 и 7 обнул ютс по сигналам пороговых устройств 8 и 9 в конце каждого периода 2Т. На синхронизирующий вход преобразовател 1C кода подаетс частота fy с первого выхода управл емого делител 13. На выходе преобразовател 10 кода образуетс исходный бинарный сигнал (фиг. 2к). Использование предлагаемого устройства дл приема двукратных биимпульсных сигналов позвол ет обеспечить в два раза большую скорость (за счет сокращени требуемой полосы тракта вдва раза), чем известное при передаче биимпульсных сигналов и ту же помехоустойчивость за счет применени синхронного детектировани . Формула изобретени Устройство дл приема дискретных сигналов, содержащее усилитель-ограничитель , выход которого соединен с первым входом фазового детектора, второй вход которого соединен с выходом опорного .генератора и с первым вхдом управл емого делител , второй вход которого соединен с выходом фазового детектора, третий вход которого соединен с первым выходом управл емого делител , с входом делител и с синхронизирующим входом преобразовател кода, отличающеес тем, что, с целью повышени скорости- приема, введены регистр, пороговые устройства, счетчики, элементы И и сумматоры, выходы которых соединены с первыми входами соответствующих эле-ментов И , выходы которых через счетчики и пороговые уст ройства подключены к соответствующим входам преобразовател кода, причем выход усилител -ограничител соединен с первыми входами сумматоров, вторые входы которых соединены с соответствующими выходами регистра, первый вход которого соединен с вторым выходом управл емого делител , третий выход которого соединен с вторыми входами элементов И, а выход делител соединен с вторым входом регистра. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР Г , кл. Н L 5/02, 1972 (прототип).