Дл ЭТОГО в устройство тактовой синхронизации , содержащее объединенные по входу импульсно-фазовый дискриминатор и обнаружитель перерывов свази, интегратор, выхо ды которого через блок управлени , ко вто- рому входу которого подключен выход задающего генератора, подключены к делителю частоты, выход которого подключен к соот ветствующим входам импульсно-фазового дискриминатора и датчика циклов, введены переключатель режимов, измврите.;ь скороо ти расфааировани , дополнительный делитель частоты, датчик импульсов вычитани и дат чик импульсов добавлени , при этом выходы интегратора через измеритель скорости расфазировшш подключены к одному из входов дополнительного делител частоты и ко входам датчика импульсов вычитани и дит«-. чика импульсов добавлени , i выходы которых одновременно с выходами импульсно-фазового дискриминатора и выходом обнаружител перерывов св зи подключены к соответствующим входам переключател режимов, вых1 ды которого подключены к соответствующим входам интегратора, причем к управл ющему входу дoпoлнитeJlЬнoгo делител частоты подключен выход делител частоты, а выход дополнительного делител частоты подклк « чён к управл ющим входам датчика импульсоввычитани и датчика импульсов добавлени кроме того, к цикловому входу измерител скорости расфазировани подключен вьц(од| датчика циклов. Н чертеже изображена структурна элек тричЕе1ска схема устройства тактовой си хронизашв . устройство тактовой синхронизации содержит объединенные по входу импульснофааовый дискриминатор Д. и обнаружитель перерывов св зи 2 интегратор 3, выходы которого через блок управлени 4, ко второ му,входу которого подключен выход задающего генератора 5, подключены к делителю частоты в, выход которого подключен к со ответствующим входам импульсно-фазового дискриминатора 1 и датчика циклов 7, пере ключатель режимов S, измеритель скорости расфазировани 9, дополните}1ьный делитель частоты 10, датчик импульсов вычитани 1 и датчик импульсов добавлени 12, при это выходы интегратора 3 через измеритель скорости расфазировани 9 подключены к одному из входов дополнительного делител частоты 10 и ко входам датчика импульсов вычитани 11 и датчика импульсов добавлени 12, выходы которых одновременно с выходами импульсно зового дискриминатора 1 и выходом обнаружител перерывов св зи 2 подключены к соответствующим входам переключател режимов 8, выходы которого подключены к соответствующим входам интегратора 3, причем к управл ющему входу дополнительного делител частоты 1О подключен выход делител частоты 6, а выход дополнительного делител частоты 10 подключен к управл ющим входам датчика импульсов вычитани 11 и датчика импульсов добавлени 12, кроме того, к цикловому входу измерител скорости расфазировани 9 подключен выход датчика циклов 7, . Устройство работает следующим образом Во врем приема дискретного сигнала с выходов интегратора 3 импульсы опереже- ние или отставание поступают на соответствующие входы измерител скорости расфазировани 9 и на блок управлени 4, делитель частоты 6. Импульсы добавление с выхода измерител скорости расфааировани 9 вкшэчают датчик импульсов до бавлени 12 и выключают датчик импульсов вычитани 11, а импульсы вычитание Бюточают датчик импульсов вычитани 11 и выключают датчик импульсов добавлени 12. При этом осуществл етс запоминание знака расфааировани . Кроме того, импульсами с соответствующих выходов измерител скорости расфазировани 9 с помощью ключей устанавливаетс : коэффициент делени дополнительного делител частоты 10 в соответствии с величиной ск ррости рас азнровани принимаемых сигналов и тактовых импульсов приемника. При исчезновении Сигнала или резком ухудшении его качест ва импульсом с выхода обнаружител пер&рыврв св зи 2, поступающим на переключатель режимов 8, от входов интегратора 3 отключаютс выходы импульсно-фазового дискриминатора 1 и подключаютс выходы датчика импульсов добавлени 12 и датчика импульсов вычитани 11, При этдм на вход интегратора 3 поступают импульсы, которые осуществл ют коррекцию фазы тактовых импульсов приемника в том же напрев лении, как это осуществл лось по принимаем мым,- посылками сигнала доЪерерыва св зи. Интервалы времени, за которые производ т с измерени скорости расфаЗировани , ortредел ютс периодом следовани импульсов с датчика циклов 7,. Предлагаемое устройство тактовой синхро низации позвол ет увеличить врем удержиНИИ синхронизма в 20-25 раз по сравн&нию с известными устройствами. Формула изобретени .... о.. , Устройство тактовой синхронизации, содержащее объединенные по входу импульс- но-фазовый дискриминатор и обнаружитель перерывов св зи, интегратор, выходы которого через блок управлени , ко -второму входу которого подключен выход задающего генератора, подключены к дeлитeJЖ) частоты , выход которого подключен к соответ ствующим входам импульсно-фазового диокриминатора и датчика циклов, от л №-. чающеес тем, что, с целью увеличени времени удержани синхронизма при перерывах св зи, введены переключатель режимов, измеритель скорости расфазировани , дополнительный делитель частоты, датчик импульсов вычитани и датчик импульсов добавлени , при этом выходы интегратора через измеритель скорости расфазировани подключены к одному из входов дополнительного делител частоты и ко входам датчика импульсов вычитани и датчика импульсов добавлени , выходы которых одновременно с йыходами импульсно- фазового дискриминатора и выходом обнаружител перерывов св зи подключены к йоответствуюшим входам переключател режимов , выходы которого подключены к соответствующим входам интегратора, причем к управл ющему входу дополнительного делител частоты подключен выход делител частоты, а выход допол1штельно10 делител частоты подключен к управл ющим входам датчика импульсов вычитани и датчика импульсов добавлени , кроме того, к цикловому входу измерител скорости расфаV r-ll г----J- -- v.« «. .,|/V« зировани подключен выход датчика циклов. 5 Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР - f-r Л JT-JU tJA t JlOL 1 OUV N-JV-Ji 250205, кл. Н 03 К 5/00, 1968.