SU917323A1

SU917323A1 - Pulse delay device

Info

Publication number: SU917323A1
Application number: SU802973786A
Authority: SU
Inventors: Борис Анатольевич Даеничев; Анатолий Васильевич Тихонов
Original assignee: Производственное объединение "Уралэнергоцветмет"
Priority date: 1980-08-12
Filing date: 1980-08-12
Publication date: 1982-03-30

Description

(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСОВ(54) DEVICE FOR DELAYING PULSES

, ;; ;.; i -. ; Изобретение относитс к импульс .ной технике, а именно к задержкам, испЬльзуеиьш в различных логических схемах устройств автоматики, Н8П| Имер ,-в устройствах дл управлений; Переключением реверсивного вентидм р го преобразовател с раздельным ynfiaB лением. Известно устройство, выполнйкччее функцию задержки на по вление вьЕКОД т ного сигнала и содержащее входной HH вертор, параллельно соединенные кон денсатор и резистор, подключенные, к входу RS-триггераП 1.. . В этом устройстве врем зар да . конденсатора задержки должно быть, ми нимальньм, так как вл етс временем восстановлени схемы устройства . Поэтому величина ограничивающего резистора должна быть выбрана по услови м максимально допустимой параллельной нагрузки логического элемент а.- И-НЕ. Уровень напр жени , до которого зар жаетс конденсатор задержки, заг: висит от параметров внутренних элементов входного инвертора, ограничивающго резистора, параллельно соединенных резистора и конденсатора. При неизменных параметрах ограничивающего резистора и RS-цепи параметры внутренних элементов входного инвертора могут отличатьс дл задержек, используемых при изготовлении серийных устройств автоматики, что приводит к зар ду конденсатора до различных уровней напр жени .. Врем задержки на по вление выходного сигнала зависит от .параметров резистора и конденсатора, соединенных параллельно и подключенных ко входу Я5-тоигге.ра, и уровн напр жени на конденсаторе к моменту его эазр да через резистор. Поскольку уровень напр жени может быть различньм, . различным будет и воем задержки на по вление выходного сигнала. Это снижает точность работы задержки на по вление выходного сигнала на выхо де RS-триггера. Кроме того, подключение диода и ограничивающего резистора, величина которого .выбираетс из услови допустимой параллельной нагрузки входного инвертора и достаточно велика , к выходу входного инвертора значительно увеличивает врем восстановлени схемы устройства задержки . Это ограничивает функционал ные возможности при использовании устройства задержки в схемах автоматики . Наиболее близким по технической сущности к изобретению вл етс уст ройство дл задержки импульсов, сод жащее выходной RS-триггер на двух элементах И-НЕ, инвертор, выход которого подключен к одному из входов RS-триггера, интегрирующую RC-цепь, выход которой подключен к входу инвертора и к другому входу RS-тригге ра, входной инвертор, выход которого подключен к входу интегрирующей RC-цепи, а также последовательную диодно-резистивную цепь, подключенную параллельно резистору интегрирующей RC-цепи, причем катод диода подключен к выходу входного инверто . Известное устройство выполн ет ф кции задержки на по вление и пропадание выходного сигнала на выходе RS-триггера. Вре зар да конденсатора до напр жени , уровень которого соответствует логинескому сигналу единицы на входах RS-триггера и .инвертора, зависит не толькй-от параметров интегрирующей RC-цепи, но также и от параметров внутренних эл ментов входного инвертора, построенного на элементе И-НЕ. В элементах И-НЕ внутренними элементами, вли ющими на врем конденсатора вл ютс резистор, транзистор и диод. При массовом производстве интегральных микросхем неизбежен разбро параметров указанных элементов. Это в свою очередь, может привести при неизменных параметрах интегрирующей RC-цепи и задержках, используемых при изготовлении серийных устройств автоматики, к зар ду конденсатора до различных уровней напр жени и при этом врем зар да конденсатора также будет различным. Эт снижает точность работы задержки на пропадание выходного сигнгша на выходе RS-триггера. Врем разр да конденсатора до напр жени , уровень которого соответствует логическому сигналу нуль на входах RS-триггера и инвертора зависит от параметров параллельно соединенных резистора и диодно-резистивной цепи, конденсатора и уровн напр жени на нем. Этот уровень напр жени , как было указано, может быть различным. Это также снижает точность работы задержки на по вление выходного сигнала н выходе RS-TOHrгера . Кроме того, параллельное соединение резистора и диодно-резистивной цепи создает трудности при настройке задержки и может привести к дополнительной неточности работы задержки на по вление выходного сигнала .. К недостатку известного устройства следует также отнести одновременно подключение конденсатора интегрирующей RC-цепи ко входам RS-триггера и инвертора. Это приводит к дополнительной неточности работы задержки при разных порогах срабатывани и отпускани RS-тригрера и инвертора . Это объ сн етс тем, что логические сигналы, соответствующие единице и нулю, дл разных элементов И-НЕ могут отличатьс по уровню напр жени . Так, например, если уровень напр жени , соответствующий логическому сигналу единица на входе инвертора выше, чем на входе RS-триггера, то пропадание сигнала на основном выходе RS-триггера произойдет после по влени сигнала логической единицы на инверсном выходе RS-триггера,и, следовательно , врем задержки на пропадание выходного сигнала определ етс внутренними параметрами инвертора . Это также снижает точность работы задержки на пропадание выходного сигнала. Если уровень напр жени , соответветствующий логическому сигналу единица на входе инвертора ниже,чем на входе RS-тpиггepaJ то одновременно на основном и инверсном выходах RS-триггера кратковременно по вл ютс сигналы логической единицы. Это приводит к тому, что основной и инверсньй выходы RS-триггера не вл ютс взаимно инверсными, что резко снижает функциональные возможности устройства .; ;; ;.; i -. ; The invention relates to a pulse. Technique, namely to the delays used in various logic circuits of automation devices, H8P | Imer, in control devices; Switching a reversing fan with a separate converter. A device is known that performs the function of delaying the occurrence of a high-frequency signal and contains an input HH inverter, a capacitor and a resistor connected in parallel, connected to the RS-flip-flop 1 .. input. In this device, the charge time. the delay capacitor should be minimal since it is the recovery time of the device circuit. Therefore, the value of the limiting resistor must be selected under the conditions of the maximum permissible parallel load of the logic element a.- AND –NE. The level of voltage up to which the delay capacitor is charged, zag: depends on the parameters of the internal elements of the input inverter, the limiting resistor, the parallel-connected resistor and the capacitor. If the limiting resistor and RS-circuit parameters are unchanged, the parameters of the internal elements of the input inverter may differ for delays used in the manufacture of serial automation devices, which will charge the capacitor to different voltage levels. The delay time for the appearance of the output signal depends on the parameters a resistor and a capacitor connected in parallel and connected to the input of an A5 toigge.ra, and the level of the voltage on the capacitor at the time of its expansion through a resistor. Since the voltage level can be different,. the output delay will also be different. This reduces the accuracy of the delay on the appearance of the output signal at the output of the RS flip-flop. In addition, the connection of a diode and a limiting resistor, the magnitude of which is selected from the condition of a permissible parallel load of the input inverter and is large enough, to the output of the input inverter significantly increases the recovery time of the delay device circuit. This limits the functional possibilities when using a delay device in automation schemes. The closest to the technical essence of the invention is a device for delaying pulses, containing an output RS-trigger on two AND-NOT elements, an inverter, the output of which is connected to one of the RS-trigger inputs, integrating an RC circuit, the output of which is connected to an inverter input and another RS-trigger input, an input inverter whose output is connected to the input of the integrating RC circuit, and a serial diode-resistive circuit connected in parallel to the resistor of the integrating RC circuit, and the cathode of the diode is connected to the output of the input nverto. The known device performs the function of delay in the appearance and disappearance of the output signal at the output of the RS flip-flop. The charging time of a capacitor to a voltage, the level of which corresponds to the loginsky signal of the unit at the inputs of the RS-flip-flop and the inverter, depends not only on the parameters of the integrating RC circuit, but also on the parameters of the internal elements of the input inverter NOT. In the NAND elements, the internal elements that influence the capacitor time are a resistor, a transistor, and a diode. When mass production of integrated circuits inevitable dispersion of the parameters of these elements. This, in turn, can lead, with unchanged parameters of the integrating RC circuit and delays used in the manufacture of serial automation devices, to charge the capacitor to different voltage levels, and the charge time of the capacitor will also vary. This reduces the accuracy of the delay in the disappearance of the output signal at the output of the RS flip-flop. The discharge time of the capacitor to a voltage whose level corresponds to a logical zero signal at the inputs of the RS flip-flop and inverter depends on the parameters of the parallel-connected resistor and diode-resistive circuit, the capacitor and the voltage level on it. This level of voltage, as indicated, may be different. It also reduces the accuracy of the delay in the appearance of the output signal and the output of the RS-TOH controller. In addition, parallel connection of a resistor and a diode-resistive circuit creates difficulties in adjusting the delay and may lead to additional inaccuracies in the operation of the delay in the appearance of the output signal. A disadvantage of the known device is also to include simultaneously connecting an integrating RC capacitor to the RS flip-flop inputs and inverter. This leads to additional inaccuracies in the operation of the delay at different thresholds for triggering and releasing the RS-trigger and the inverter. This is explained by the fact that logical signals corresponding to one and zero for different AND-NOT elements may differ in voltage level. So, for example, if the voltage level corresponding to the logic signal unit at the input of the inverter is higher than that at the RS flip-flop input, then the signal at the main output of the RS flip-flop will disappear after the signal of the logical unit appears at the inverse output of the RS flip-flop, and Therefore, the delay time for the disappearance of the output signal is determined by the internal parameters of the inverter. It also reduces the accuracy of the delay on the disappearance of the output signal. If the voltage level corresponding to a logic signal unit at the input of the inverter is lower than that at the RS-trigger signal, then signals of the logical unit appear briefly at the main and inverse outputs of the RS flip-flop. This leads to the fact that the main and inverse outputs of the RS flip-flop are not mutually inverse, which drastically reduces the functionality of the device.

Цель изобретени - повьппение точности задержки. The purpose of the invention is to increase the accuracy of the delay.

Указанна цель достигаетс тем. что в устройство, содержащее выходной К5-триггео на двух элементах И-НЕ, инвертор, выход которого подключен к одному из входов RS-триггера , КС-цепь, подключенную к другому входу RS-триггера, входной инвертор и диодно-резистивную цепь, подключенную .катодом диода к выходу входного инвертора, введен дополнительный диод , причем анод его соединен со средней точкой диодно-резистивной цепи, резистор которой подключен к шине питани , а катод-Дополнительного диода соединен с выходом RC-цепи, выполненной в виде параллельно соединенньк ре зистора и конденсатора, второй выход которой подключен к общей шине.This goal is achieved by that the device containing the output K5-trigger on two NANDA elements, an inverter whose output is connected to one of the RS-flip-flop inputs, a KS circuit connected to another RS-flip-flop input, an input inverter and a diode-resistive circuit connected an diode cathode to the input inverter output, an additional diode is inserted, its anode is connected to the midpoint of a diode-resistive circuit, the resistor of which is connected to the power bus, and the cathode of the additional diode is connected to the output of an RC circuit made in parallel-connected resistor and condensers, the second output of which is connected to the common bus.

На фиг, 1 приведена принципиальна схема предлагаемого устройства; на фиг. 2 - временна диаграмма его работы .Fig. 1 is a schematic diagram of the device proposed; in fig. 2 - time diagram of his work.

Устройство содержит RS-триггер 1 на двух элементах И-НЕ, инвертор 2 и входной инвертор 3 на элементах И-НЁ, RC-цепь, состо щую из параллельно соединенш,гх резистора 4 и канденсатора 5, диодно-резистивную цепь, состо щую из диода 6 и резистора 7, дополнительный диод 8, шину 9 питани , общую шину 10. The device contains an RS-flip-flop 1 on two AND-NOT elements, an inverter 2 and an input inverter 3 on the AND-НЁ elements, an RC circuit consisting of a parallel connection, gx of a resistor 4 and a capacitor 5, a diode-resistive circuit consisting of diode 6 and resistor 7, additional diode 8, power supply bus 9, common bus 10.

Устройство выполн ет функцию задержки на по вление выходного сигнала и работаетследующим образом,The device performs the function of the delay on the appearance of the output signal and operates as follows,

В исходном состо нии, когда входной сигнал равен нулю (фиг. 2 а), на первом выходе RS-триггера 1 (фиг.2 в ггрисутствует нулевой потенциал, а на втором выходе (фиг. 2 г) высокий потенциал. На выходе входного.инвертора 3 высокий потенциал запирает, диод 6 и конденсатор 5 зар жаетс по цепи: щина 9 питани , резистор 7, диод 8, практически до напр жени , источника питани . Посто нна времени зар да выбрана минимально возможной , т.е. резистор 7 выбран из услови допустимой последовательной йагрузки входного.инвертора ЭТО врем зар да конденсатора 5 минимально возможное и не зависит от параметров внутренних элементов входного инвертора 3.In the initial state, when the input signal is zero (Fig. 2a), the first output of the RS flip-flop 1 (Fig. 2 has a zero potential, and the second output (Fig. 2g) has a high potential. At the input output. Inverter 3. High potential is blocked, diode 6 and capacitor 5 are charged along the circuit: power supply 9, resistor 7, diode 8 almost to the voltage, power source. Constant charge time is selected as low as possible, i.e. resistor 7 is selected from the condition of permissible sequential loading of the input. inverter IT is the charge time of the capacitor 5 min flax possible and independent of the internal elements of the inverter 3 input parameters.

Входной сигнал положительной пол рности (фиг. 2 а) измен ет состо ние входного инвертора 3 и инвертов ра 2, в результате на выходе первого устанавливаетс нулевой потенциал, а на выходе второго высокий потенциал, Высокий потенциал на выходе инвертора 2 не измен ет состо ни RS-триггера 1. В то же врем нулевой потенциал на выходе входного инвертора 3 запирает дополцителышй диод 8 и открывает диод 6; в результате по цепи: шина 9 питани , резистор 7, диод 6, выход входного инвертора 3протекает ток, ограниченный резистором 7. Конденсатор 5 в это же врем разр жаетс через резистор 4 по экспоненциальному закону (фиг. 2 б). Состо ние RS-триггера 1 изменитс в момент, когда напр жение на конденсаторе 5 снизитс до величины соответствующей сигналу логического нул дл элемента И-НЕ RS-TOHrreoa 1, который изменит свое--состо ние, в результа1е на первом выходе установитс высокий потенциал (фиг.2 в), а на втором выходе низкий потенциал (фиг. 2 г).The input signal of positive polarity (Fig. 2a) changes the state of the input inverter 3 and of the inverter 2, resulting in a zero potential at the output of the first and a high potential at the output of the second. The high potential at the output of the inverter 2 does not change RS flip-flop 1. At the same time, the zero potential at the output of the input inverter 3 closes the additional diode 8 and opens the diode 6; as a result, the supply bus 9, resistor 7, diode 6, the output of the input inverter 3 flows through the current limited by resistor 7. At the same time, capacitor 5 is discharged through the resistor 4 exponentially (Fig. 2b). The RS-flip-flop 1 state changes when the voltage on the capacitor 5 drops to the value corresponding to the logical zero signal for the AND –NE element RS-TOHrreoa 1, which changes its state, a high potential is set at the first output ( Fig.2 c), and at the second output a low potential (Fig. 2 d).

После сн ти входного сигнала устройство за короткий промежуток времени приходит в исходное состо ние, так как на втором выходе RS-триггера высокий потенциал устанавливаетс практически мгновенно, а нулевой потенциал на первом выходе устанавливаетс , когда конденсатор 5 зар дитс до напр жени соответствующего сигналу логической единицы на входе элемента И-НЕ RS-триггера.After the input signal is removed, the device returns to its initial state in a short period of time, since at the second output of the RS flip-flop a high potential is established almost instantly, and the zero potential at the first output is established when the capacitor 5 is charged to the voltage of the logical unit at the input element AND-NOT RS-flip-flop.

Точность работы задержки при использовании различных логических элементов всерийном производстве устройств автоматики обеспечиваетс за счет посто нного уровн напр жени при зар де конденсатора , который соответствует -напр жению источника питани , так как ограничивающий резистор 7 значительно меньше резистора 4 RC-цепи, а также за счет предлагаемого подключени элементов задержки, в результате которого врем задержки не зависит от внутренних параметров логического элемента .И-НЕ типа ТТЛ.The accuracy of the delay when using various logic elements in the series production of automation devices is ensured by a constant voltage level at the charge of the capacitor, which corresponds to the voltage of the power source, since the limiting resistor 7 is much smaller than the 4 RC circuit resistor, and also due to the proposed connection of delay elements, as a result of which the delay time does not depend on the internal parameters of the logic element. AND IS NOT TTL type.

Точность работы задержки определ етс лишь параметрами RC-цепи и уровнем напр жени соответствукндего сигналу логического нул элемента И-НЕ RS-триггера, которые практически остаютс неизменными. 7 91 Следует также отметить, что сигналы на обоих выходах RS-триггера практически взаимно инверсны и возможность использовани обоих выходов в раэличньсс логических узлах расшир ет функциональные возможности устройства по сравнению с известным. На основе предлагаемого устройства могут быть выполнены задержки на пропадание выходного сигнала, а также на по вление и пропадание выходкого сигнала одновременно, т.е. може быть со дано мнргоЛункпиональное устройство задержки, способное pact: ширить различные задачи в зависимоети от конкретных технических требований . Это в значительной мере расшир ет функциональные возможности предлагаемого устройства. Технико-экономический эффект от внедрени предлагаемого изобретени заключаетс в том, что оно позвол ет повысить точность при отработке задержки в устройствах управлени реThe accuracy of the delay operation is determined only by the parameters of the RC circuit and the voltage level corresponding to the signal of the logical zero of the AND-NOT RS-flip-flop element, which remain practically unchanged. 7 91 It should also be noted that the signals at both outputs of the RS flip-flop are almost mutually inverse and the possibility of using both outputs in different logical nodes extends the functionality of the device in comparison with the known one. On the basis of the proposed device, delays on the disappearance of the output signal as well as on the appearance and disappearance of the output signal at the same time, i.e. A delay delay device capable of pact can be given: to expand various tasks depending on the specific technical requirements. This greatly expands the functionality of the proposed device. The technical and economic effect of the implementation of the proposed invention lies in the fact that it allows to increase the accuracy when working out the delay in control devices

версивными тиристорными агрегатами, сократить объем наладки этих устройств на промышленных объектах, а также позвол ет использовать интегральные схемы с различными наг-ру3O4HbWH способност ми, что расшир ет функциональные возможности устройства .versatile thyristor units, to reduce the amount of setup of these devices in industrial facilities, and also allows the use of integrated circuits with different capacities of 3O4HbWH capabilities, which expands the functionality of the device.

Источники-; информации, прин тые во внимание при экспертизеSources-; information taken into account during the examination

1.Авторское свидетельство СССР1. USSR author's certificate

№ 813738, кл. Н 03 К 5/13, 12.04.79.No. 813738, cl. H 03 K 5/13, 12.04.79.

2.Авторское свидетельство СССР № 716143, кл.Н 03 К 5/13, 17.07.77 (прототип). 82. USSR author's certificate No. 716143, cl. H 03 K 5/13, July 17, 1997 (prototype). eight

Claims

The device for delaying pulses, containing an output RS-flip-flop on two IS-NOT elements, an inverter, the output of which is connected to one of the RS-flip-flop inputs, an RC circuit, connected to another RS-flip-flop input, an input inverter and a diode a resistive circuit connected by the cathode of the diode to the output of the input inverter, in order to increase accuracy, an additional DIODE was introduced into the device, with its anode connected to the midpoint of the diode-resistive circuit, a resistor Which is connected to the power rail, and the cathode An additional diode is connected to the output of an RC circuit, made in the form of a parallel-connected resistor and a capacitor, the second, the output of which is connected to the common ground,

What

f

about--

about (pic 1

W

ig. 2