SU764108A1 - Pulse former - Google Patents
Pulse former Download PDFInfo
- Publication number
- SU764108A1 SU764108A1 SU772471618A SU2471618A SU764108A1 SU 764108 A1 SU764108 A1 SU 764108A1 SU 772471618 A SU772471618 A SU 772471618A SU 2471618 A SU2471618 A SU 2471618A SU 764108 A1 SU764108 A1 SU 764108A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- voltage
- zero
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относится к области радиотехники и может быть использовано в устройствах автоматики и вычислительной техники.The invention relates to the field of radio engineering and can be used in automation devices and computer technology.
Известен формирователь импульсов, содержащий три элемента И-НЕ, два из которых соединены по схеме триггера, и интегрирующую 5 RC-цепь, включенную на входе третьего элемента И-НЕ, на выходе которого включена дополнительная интегрирующая RC-цепь [1J.Known pulse shaper containing three AND-NOT elements, two of which are connected according to the trigger circuit, and integrating 5 RC-circuit included at the input of the third AND-NOT element, the output of which is included an additional integrating RC-circuit [1J.
. Такой формирователь импульсов имеет большое время восстановления, определяемое временем разряда конденсатора от напряжения U1 до напряжения U° п и^где U* - напряжение, соответствующее единичному логическому уровню, - падение напряжения на резисторе. Кроме того, недостатком известного формирователя импульсов является низкая стабильность длительности выходного сигнала, заключающаяся в невозможности получения длительности м выходного сигнала, не зависящей от изменения напряжения питания и температуры.. Such a pulse shaper has a long recovery time, determined by the discharge time of the capacitor from voltage U 1 to voltage U ° n and ^ where U * is the voltage corresponding to a single logical level, is the voltage drop across the resistor. In addition, a disadvantage of the known pulse shaper is the low stability of the duration of the output signal, which consists in the impossibility of obtaining the duration m of the output signal, independent of changes in supply voltage and temperature.
Наиболее близким по технической сущности к изобретению является формирователь импуль2 сов, содержащий два триггера, интегрирующую RC-цепь, элемент И-НЕ и инвертор [2].Closest to the technical nature of the invention is a pulse shaper2 sov, containing two triggers, integrating an RC circuit, an NAND element and an inverter [2].
Такой формирователь позволяет получать сигналы, длительность которых всегда меньше длительности входного сигнала, т.е. имеет малый диапазон длительностей.Such a shaper allows you to receive signals whose duration is always less than the duration of the input signal, i.e. has a small range of durations.
Цель изобретения — расширение: функциональных возможностей формирователя импульсов.The purpose of the invention is the expansion of: the functionality of the pulse shaper.
Цель достигается тем, что в формирователь импульсов, содержащий первый и второй триггеры, элемент И-НЕ, времязадающую RC-цепь, причем' первый вход первого триггера соединен с первым входом элемента И-НЕ, вторым входом соединенного с выходом первого триггера, второй вход которого соединен с выходом второго триггера, первым входом соединенного с выходом элемента И-НЕ, введен инвертор, вход которого соединен с выходом элемента И-НЕ, а выход через времязадающую RC-цепь подключен к второму вхЬду второго триггера.The goal is achieved in that in the pulse shaper containing the first and second triggers, an NAND element, a timing RC circuit, the first input of the first trigger connected to the first input of the NAND element, the second input connected to the output of the first trigger, the second input which is connected to the output of the second trigger, the first input connected to the output of the NAND element, an inverter is introduced, the input of which is connected to the output of the NAND element, and the output is connected through the timing RC circuit to the second input of the second trigger.
На фиг. 1 приведена функциональная схема формирователя импульсов; на фиг. 2 - временная диаграмма, поясняк/шая его работу.In FIG. 1 shows a functional diagram of a pulse shaper; in FIG. 2 is a timing chart explaining his work.
Формирователь импульсов содержит триггер 1, выполненный на элементах И-НЕ 2, 3, триггер 4, выполненный на элементах И-НЕ 5, 6, .; элемент И-НЕ 7, времяза,дающую RC-цепь, образованную резистором 8 и конденсатором 9 и 5 инвертор ,10. Резистор 8 шунтирован диодом И. На входе и выходе формирователя могут быть включены инверторы 12, 13.The pulse shaper contains a trigger 1, made on the elements AND-NOT 2, 3, trigger 4, made on the elements AND-NOT 5, 6,.; an AND-NOT element 7, a time-gap giving an RC circuit formed by a resistor 8 and an inverter 10 and a capacitor 9 and 5 . The resistor 8 is shunted by the diode I. Inverters 12, 13 can be switched on at the input and output of the former.
На фиг. 2 приняты следующие обозначения:In FIG. 2 adopted the following notation:
U0 - напряжение нулевого логического уровня, 10U 0 - voltage of the zero logic level, 10
- падение напряжения на параллельном соединении резистора с диодом, U п<)^ - напряжение, соответствующее порогу переключения логического элемента.- voltage drop across the parallel connection of the resistor with the diode, U p <) ^ - voltage corresponding to the switching threshold of the logic element.
Формирователь импульсов работает следующим^ образом.The pulse shaper operates as follows ^.
В исходном состоянии на входной шине присутствует единичный логический уровень, при котором на выходе инверторов 10 и 13 присутствует соответственно нулевой и единичный уров-20 ни. Конденсатор 9 разряжен.In the initial state, a single logic level is present on the input bus, at which zero and a single level-20 is present at the output of inverters 10 and 13, respectively. The capacitor 9 is discharged.
При пдступлении на входную шину нулевого логического уровня триггер 1 не изменяет своего состояния и управляемый входным сигналом элемент И-НЕ 7 переключается в нулевое' состо- 25 яние. На выходе инверторов 10 и 13 появляются соответственно единичный и нулевой логические уровни. Конденсатор 9 начинает заряжаться. При увеличении напряжения на входе элемента И-НЕ 6 до величины порога его переключения 3θ он переключается и нулевой логический уровень с его выхода поступает на вход элемента И-НЕ 3. Триггер 1 переключается, с выхода элемента И-НЕ 2 не один из входов элемента И-НЕ 7 поступает нулевой логический уровень. 35 Элемент И-НЕ 7 переключается и на его выходе устанавливается единичный логический уровень. Триггер 4 при этом не изменяет своего положения, и на выходной шине по-прежнему присутствует нулевой логический уровень. 40 When approaching the input bus of the zero logic level, trigger 1 does not change its state and the AND-NOT 7 element controlled by the input signal switches to the zero state 25. At the output of inverters 10 and 13, the unit and zero logic levels appear, respectively. Capacitor 9 starts to charge. When the voltage at the input of the AND-NOT 6 element increases to the threshold value of its switching 3 θ, it switches and the zero logic level from its output goes to the input of the AND-NOT 3 element. Trigger 1 switches, from the output of the AND-NOT 2 element not one of the inputs element AND NOT 7 receives a logic level zero. 35 The AND-NOT 7 element is switched and a single logical level is set at its output. Trigger 4 does not change its position, and on the output bus there is still a zero logic level. 40
В то же время переключается инвертор 10 и на его выходе устанавливается напряжение логического нуля. Диод 11 смещается в прямом направлении, и конденсатор 9 быстро разряжает ся через параллельное соединение диода 11 и резистора 8 и низкое выходное сопротивление инвертора 10.At the same time, the inverter 10 switches and a logic zero voltage is set at its output. The diode 11 is biased in the forward direction, and the capacitor 9 is quickly discharged through the parallel connection of the diode 11 and the resistor 8 and the low output resistance of the inverter 10.
При уменьшении напряжения на входе элемента И-НЕ 6 до величины порога его переключения триггер 4 переключается, и на выходе инвертора 13 формируется единичный логический уровень. На обоих >входах триггера Г присутствует единичный логический уровень и управляемый входным сигналом элемент И-НЕ 7 не изменяет своего состояния.When decreasing the voltage at the input of the AND-NOT 6 element to the threshold value of its switching, trigger 4 switches, and a single logical level is formed at the output of the inverter 13. At both> inputs of trigger Г there is a single logical level and the element AND-NOT 7 controlled by the input signal does not change its state.
Малое время восстановления предлагаемого формирователя импульсов обеспечивается тем, что он восстанавливается еще до окончания входного импульса. Формирователь импульсов позволяет получать выходные сигналы как меньшие, так и большие по длительности, чем длительность входного сигнала.The short recovery time of the proposed pulse shaper is ensured by the fact that it is restored before the end of the input pulse. The pulse shaper allows you to receive output signals both shorter and longer in duration than the duration of the input signal.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772471618A SU764108A1 (en) | 1977-04-01 | 1977-04-01 | Pulse former |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772471618A SU764108A1 (en) | 1977-04-01 | 1977-04-01 | Pulse former |
Publications (1)
Publication Number | Publication Date |
---|---|
SU764108A1 true SU764108A1 (en) | 1980-09-15 |
Family
ID=20703139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772471618A SU764108A1 (en) | 1977-04-01 | 1977-04-01 | Pulse former |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU764108A1 (en) |
-
1977
- 1977-04-01 SU SU772471618A patent/SU764108A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU764108A1 (en) | Pulse former | |
US4086538A (en) | Gated pulse generator | |
SU999145A1 (en) | Pulse shaper | |
SU930595A1 (en) | One-shot multivibrator | |
SU968892A2 (en) | Pulse shaper | |
SU1043820A1 (en) | Pulse shaper | |
SU1095361A2 (en) | Pulse shaper | |
SU1129716A1 (en) | One-shot multivibrator | |
SU1210218A1 (en) | Matrix switching device | |
SU968894A1 (en) | Pulse synchronization device | |
SU790180A1 (en) | Pulse shaper | |
SU762150A1 (en) | Pulse shaper | |
SU917323A1 (en) | Pulse delay device | |
SU917328A1 (en) | Pulse train discriminating device | |
SU824415A1 (en) | Pulse series generator | |
SU1213525A1 (en) | Generator of pulse duration | |
SU790123A1 (en) | Single-shot multivibrator | |
SU1693722A1 (en) | Driver of codes | |
SU1491308A1 (en) | Pulsed gate with control signal storage | |
SU978357A1 (en) | Pulse frequency divider with controllable countdown ratio | |
SU1026288A1 (en) | Multiphase pulser | |
SU756612A1 (en) | Driven multivibrator | |
SU1539979A1 (en) | Device for delaying and shaping pulses | |
SU1083177A1 (en) | Information input device | |
SU843243A1 (en) | Tolerance checking device |