Claims (2)
, : I . Изобретение относитс к вычислительной технике и предназначено дл развертки изображени знаков и символов в устройствах ввода-вывода ЦВМ. Известны формирователи адреса, содержащие адресный счетчик, сумматор начальных условий, датчик коррекции, св занный с преобразователем, блок . пам ти исходных данных, блок упраЬлени tVl Наиболее близким к предлагаемому вл етс устройство, содержащее адрес ный счетчик по координате X и адресный счетчик по координате У, подклю-; ченные к группе элементов И, блок управлени , содержащий;счетчик, дешифра тор, генератор, триггеры, элементы И и элементы ИЛИ t2. В известном устройстве обеспечиваетс формирование адреса только дл растворовой телевизионной развертки изображени кадра, в то врем как в р де случаев, например, при использовании формировател адреса в устройствах отображени информации на экране ЭЛТ- необходимо оперативно измен ть развертки изображени кадра, микрорастра, символа и знака, что невозможно выполнить в известном формирователе адреса, что ограничивает область vero применени . Цель изобретени - расширение области |;1рименени формировател адреса за счет возможности оперативного изменени развертки изображени кадра, микрорастра, символа и знака. Поставленна цель достигаетс тем, что в формирователь адреса, содержащий адресный счетчик по координате X, адресный счетчик по координате У, группу элементов И, блок управлени и элементы-И, введены делитель частоты и последовательно соединенные дешифратор знака, блок пам ти знака, регистры и коммутатор, одни выходы которого соединены с входами управлени адресных счетчиков по координатам X и У, другие - с первыми входами первого и второго элементов И, вторые входы которых подключены к первому выходу блока управлени и к первому входу делител частоты, а выход второго элемента И подключен к счетному входу адресного счетчика по ;координате X, при этом выход делител частоты подключен к первому входу блока управлени , вторые выходы которого подключены к входам управлени коммутатора, вторые входы делител :частоты подключены к другим выходам ,бпока пам ти знака, второй вход блока управлени вл етс первым входом формировател адреса и подключен к входам управлени блока пам ти знака и элементов И группы, входы которых вл ютс вторыми входами формиро вател адреса, а входы дешифратора знака влжзтс третьими входами фориироаател адреса. На чертеже представлена структурна схема формировател адреса. Формирователь адреса содержит ад-г ресный счетчик по координате X 1 и адреснь (й счетчик по координате У 2, подключенные к выходам элементов И группы 3, а выходы адресных счетчиков по координатам X и У 1 и 2 вл ютс выходами k формировател адреса , элементы М 5 и 6, блок 7 управле ни , содержащий счетчик 8, дешифратор 9, генератор 10, триггер 11 и элементы И 12, и НЕ 13, вход I формировател адреса, делитель 15 частоты , соединенный с выходами блока 16 пам ти знака, св занного также через регистры 17 со входами коммутатора 18, при этом входы блока 16 пам ти знака св заны с выходами дешифратора 19 знака входы которого вл ютс Ёторыми входами 20 формировател адреса, а входы группы элементов И 3 вл ютс третьими входами 21 формировател адреса, причем входы элементов И 5 и 6 св заны с выходами 22 фор мировател адреса. Входы управлени коммутатора 18 св заны с третьими вхо дами блока 7 управлени . Вход делител 15 частоты подключен ко второму ВЫХОДУ блока 7 управлени , а выход его подключен к счетному входу счетчи ка 8. Первые выходы коммутатора 18 подключены к входам управлени элемен тов И 5 и 6, выходы которых соединены со счетными входами адресных счет чиков по координатам X и У 1 и 2, а вторые выходы коммутатора 18 подключены ко входам управлени реверсом адресных счетчиков по координатам X и У 1 и 2. Формирователь адреса работает следующим образом. Перед началом работы из внешнего устройства например пульта управлени на входы 21 подаетс код координаты положени микрорастра (или с координатой положени первой точки развертываемого изображени знака а на входы 20 подаетс адрес знака, который необходимо развернуть в выбранном участке кадра, т.е. в пределах микрорастра. Затем подаетс короткий импульс на вход 1, который устанавливает блок 7 управлени в исходное состо ние и обеспечивает перезапись информации со входов 21 в адресный счетчик по координате X 1 и адресный счетчик по координате У 2, а также обеспечивает считывание из блока 16 пам ти знака информации с кодом длины формируемых участков в делитель 15 частоты и информации с угьравл ющими сигналами дл всех участ- коз формируемого знака в регистры 17. Далее, при сн тии импульса со входа k подключаетс элемент И 12 и на вхо ды элементов И 5 и 6 и делител 15 частоты поступают импульсы с выхода генератора 10. Причем в исходном состо нии дешифратор 9 переключает кo 4мyтaтop 18 в положение, пропускающее информацию на выход его только с выходов первого регистра 17. При этом двухразр дна информаци с первых выходов коммутатора 18 подаетс на управл к цие входы элементов И 5 и 6, что позвол ет создать четыре комбинации подключени адресных счетчиков по координатам X и У 1 и 2 к выходу генератора 10 (отключены, оба включены , первый включен, а второй выключен и первый выключен,а второй включен ) , а двухразр дна информаци со вторых выходов коммутатора 18 подаетс на входы управлени реверсом адресных счетчиков по координатам X и У 1 и 2, что позвол ет также создать четыре комбинации режимов работы адресных счетчиков по координате X 1-й по координате У 2 (оба - сложение, обавычитание , первый - сложение, а второй - вычитание и первый - вычитание, а второй - сложение). Всего можно создать 16 комбинаций, т.е. 1б режи- мов работы формировани адреса, количество участков выбираетс максимально необходимым дл развертки изображени знака - обычно количество участ-;, КОВ выбираетс в пределах 7-15. Четырехразр дный код, соответствующий максимальному значению количества участков (от О до 15} вводитс в делитель 15 частоты и запоминаетс в нем, что обеспечивает установку в нем необходимого коэффициента делени Пусть, установлен коэффициент 10 делени . Тогда во врем прохождени каж дых 10 импульсов на выходах адрес- ных счетчиков по координатам X и У 1 и 2 формируетс адрес координат положени точек развертываемой линии .; формируемого знака, а на выходе 22 в рабатываютс импульсы подсвета коордииат точек развертываемой линии формируемого знака в соответствии с , информацией, сформированной на выходе коммутатора 18. После прохождени каж , дого 10-го импульса на выходе делител 5 частоты формируетс импульс,устанавливающий счетчик 8 в следующее по пор дку положение. При этом дешифрато 9 переключает коммутатор 18 в положение , пропускающее информацию на выход его с регистра 17, соответствую щего коду, устанЬвленному в счетчике В. После развертки всех учасгков формируемого знака под действием сигнала , снимаемого с последней шины дешифратора 9, срабатывает триггер 11, отключающий элемент И 12. После введени новой информации на входы 20 и 21 и подачи импульса на вход И цик работы повтор етс . Формула изобретени Формирователь адреса, содержащий адресные счетчики по координатам X и У, блок управлени , группу элементов И и элементы И, причем одни входы адресных счетчиков по координатам X и У подключены к выходам элементов И группы, другой вход адресного счетчика по координате У подключен к выходу первого элемента И, а выходы адресных счетчиков по координатам X и У вл ютс выходами формировател адреса, отличающийс тем. что, с целью расширени области его Применени за счет возможности оперативного изменени развертки изобра жени кадра, микрорастра, символа и знака в него введены делитель частоты и последовательно соединенные де-, шифратор знака, блок пам ти знака, регистры и коммутатор, одни выходы которого соединены с входами управлени адресных счетчиков по координатам X и У, другие - с первыми входами первого и второго элемента И, вто рые входы которых подключены к первому выходу блока управлени и к первому входу делител частоты, а выход второго элемента И подключен к счетному входу адресного счетчика по координате X, при этом выход делител частоты подключен.к первому входу блока управлени , вторые выходы которого подключены к входам управлени коммутатора, вторые входы делител частоты подключены к другим выходам блока пам ти знака, второй вход блока управлени вл етс первым входом формировател адреса и подключен к входам управлени блока пам ти знака и элементов И группы, входы которых вл ютс вторыми входами форми ровател адреса, а входы дешифратора знака вл ютс третьими входами формировател адреса. Источники информации. прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № , кл, G 06 F 9/00, 1972. ,: I. The invention relates to computing and is intended for scanning images of characters and symbols in input-output devices of a digital computer. Address shapers are known that contain an address counter, an initial conditions adder, a correction sensor associated with a converter, a block. the source data memory, the control unit tVl. The closest to the present invention is a device containing an address counter on the X coordinate and an address counter on the Y coordinate, connected to; sent to the group of elements And, the control unit containing; counter, decoder, generator, triggers, elements AND and elements OR t2. In the known device, the address is generated only for the mortar television scan of the image of the frame, while in some cases, for example, when using the address generator in the information display devices on the CRT screen, it is necessary to quickly change the scan of the image of the frame, microrastra, symbol and sign that it is not possible to perform in a known address maker, which limits the scope of the vero application. The purpose of the invention is to expand the scope of the |; 1 application of the address maker due to the possibility of promptly changing the sweep of the image of the frame, microraster, symbol and sign. The goal is achieved by the fact that the frequency generator and the control unit and the elements-And are entered into the frequency divider and the serially connected character decoder, the character-memory block, the registers and the switch, one outputs of which are connected to the control inputs of the address counters by coordinates X and Y, others with the first inputs of the first and second elements AND, the second inputs of which are connected to the first output of the control unit and to the first input d The frequency divider, and the output of the second element I is connected to the counting input of the address counter on; X coordinate, the output of the frequency splitter is connected to the first input of the control unit, the second outputs of which are connected to the control inputs of the switch, the second inputs of the divider: frequencies are connected to other outputs, The second memory of the sign, the second input of the control unit is the first input of the address generator, and is connected to the control inputs of the memory block of the character and elements AND groups, the inputs of which are the second inputs of the address shaping device, and moves decoder sign vlzhzts third inputs foriiroaatel address. The drawing shows a structural diagram of the address maker. The address driver contains an address counter for coordinate X 1 and address (the counter for coordinate Y 2, connected to the outputs of elements AND of group 3, and the outputs of address counters for coordinates X and Y 1 and 2 are the outputs k of the address generator, the elements M 5 and 6, control block 7, containing counter 8, decoder 9, generator 10, trigger 11, and elements 12 and NOT 13, input I of the address generator, frequency divider 15 connected to the outputs of the character memory block 16 also through the registers 17 with the inputs of the switch 18, while the inputs of the memory block 16 are familiar They are connected to the outputs of the character decoder 19 whose inputs are the second inputs 20 of the address generator, and the inputs of the group of elements AND 3 are the third inputs 21 of the address generator, and the inputs of elements 5 and 6 are connected to the outputs of the 22 former address generator. the switch 18 is connected to the third inputs of the control unit 7. The input of the frequency divider 15 is connected to the second OUTPUT of the control unit 7, and its output is connected to the counting input of the counter 8. The first outputs of the switch 18 are connected to the control inputs of the elements 5 and 6, exits to the second outputs of the switch 18 are connected to the control inputs of the reversal of the address counters in the coordinates X and U 1 and 2. The address former works as follows. Before starting operation, from an external device, for example, the control panel, inputs 21 are supplied with the coordinate code of the position of the microraster (or with the coordinate of the position of the first point of the unfolded image of the sign and inputs 20 are fed the address of the sign that needs to be deployed in the selected frame section, i.e. A short pulse is then applied to input 1, which sets the control unit 7 to its initial state and provides for the overwriting of information from inputs 21 to the address counter on the coordinate X 1 and the address counter on the coordinate Inate Y 2, as well as provides for reading from the memory block 16 a sign of information with the code of the length of the sections being formed to the frequency divider 15 and information with corner signals for all parts of the sign being formed in registers 17. Further, when the pulse is removed from the input k element I 12 is connected and the inputs of elements 5 and 6 and frequency divider 15 receive pulses from the generator output 10. In the initial state, the decoder 9 switches to 4Mytat 18 to the position that passes information to its output only from the outputs of the first register 17. At the same time dvuhrazr The bottom of the information from the first outputs of the switch 18 is supplied to the control inputs of the elements 5 and 6, which allows you to create four combinations of connecting address counters along the X and Y 1 and 2 coordinates to the output of the generator 10 (both are turned off, the first is on, and the second is turned off and the first is turned off, and the second is turned on), and two-bit information from the second outputs of switch 18 is fed to the control inputs of the reversal of address counters along the X and Y coordinates 1 and 2, which also allows you to create four combinations of operation modes of address counters ordinates X 1 th coordinate Y 2 (both - addition, obavychitanie first - addition, the second - the first subtraction and - subtraction, and the second - addition). In total, you can create 16 combinations, i.e. 1b of the operation modes of the address formation, the number of sections is selected as much as possible for scanning the image of the mark — usually the number of segments ;, the COB is selected in the range of 7-15. A four-digit code corresponding to the maximum value of the number of sections (from 0 to 15} is entered into frequency divider 15 and stored in it, which ensures that the required division factor is set in it. Let the division factor be set to 10. Then, during each 10 pulses at the outputs address counters along the X and Y coordinates 1 and 2, the coordinates of the position of the points of the developed line are formed., the sign being formed, and at the exit 22 the pulses of the illumination of the coordinates of the points of the developed line are generated. sign in accordance with the information formed at the output of the switch 18. After passing through each pulse of the 10th pulse, a pulse is formed at the output of the frequency divider 5, setting the counter 8 to the next in the order position. At that, the decrypted 9 switches the switch 18 to transmissive information on its output from register 17, corresponding to the code set in counter B. After scanning all the parts of the generated sign under the action of the signal taken from the last bus of the decoder 9, a trigger 11 is triggered, turning off lement and 12. After insertion of new information on the inputs 20 and 21 and the pulse input and a CRC operation is repeated. The claims shaper address containing address counters for coordinates X and Y, control unit, group of elements And elements And elements, and one input address counters for coordinates X and Y are connected to the outputs of elements And group, another input address counter for coordinate Y is connected to the output of the first element, AND, and the outputs of the address counters at the coordinates X and Y are the outputs of the address generator, differing in that. that, in order to expand its area of application, due to the possibility of promptly changing the scanning of the image of a frame, microparst, symbol and sign, a frequency divider and serially connected de-, sign encoder, sign memory block, registers and switch are entered into it, one outputs of which are connected with the control inputs of the address counters in the X and Y coordinates, others with the first inputs of the first and second element I, the second inputs of which are connected to the first output of the control unit and to the first input of the frequency divider, and the output of the second The AND terminal is connected to the counting input of the address counter along the X coordinate, the output of the frequency divider is connected to the first input of the control unit, the second outputs of which are connected to the control inputs of the switch, the second inputs of the frequency divider, the second input of the block control is the first input of the address generator and is connected to the inputs of the control of the memory block of the character and elements AND groups whose inputs are the second inputs of the address generator, and the inputs of the character decoder are etimi input of the address. Information sources. taken into account during the examination 1. USSR author's certificate number, class, G 06 F 9/00, 1972.
2.Авторское свидетельство СССР N- 378837, кл. G Об F 3/Й, 1971 (прототип).2. USSR author's certificate N- 378837, cl. G About F 3 / TH, 1971 (prototype).