Claims (3)
Наиболее близким к изобретению вл етс устройство дл вычислени функции линеаризации, содержащее регистры пам ти, ключи и аналого15 цифровой преобразователь, соединенный аналоговым входом с шиной ввода линеаризации сигнала, выходом знака приращени - с входом управлени реверсом реверсивного счетчика, а вы20 ходом параллельно кода - с входом первого ключа, подключенного выходом к установочному входусумматора, причем информационный вход первого регистра пам ти соединен с кодовым выходом счетчика импульсов, а управЛЯЮ1ЧИЙ вход второго регистра пам ти подключен к еы-ходу блока сравнени кодов, входу элемента задержки, управл ющим входам двух коммутаторов, соединенных информационными входами через соответствующие ключи с выходами первого и второго регистров пам ти , выходом реверсивного счетчика и выходом счетчика импульсов, подклю ченного входом общени к входу обнулени реверсивного счетчика и к выхо ду элемента задержки, а счетным входом к выходу генератора импульсов и входу делител частоты, соединенного управл ющими входами с выходами коммутаторов , а выходом - со счетным вхо дом дополнительного реверсивного сче чика, подключенного выходом к входу цифроаналогового преобразовател и к информационному входу сумматора, соединенного выходом с первым входом блока сравнени кодов, подключенного вторым входом к шине установки максимально-допустимой погрешности линеаризации , причем выход число-импульсного кода приращени аналогоцифрового преобразовател соединен со счетным входом реверсивного счетчика , а выход параллельного кода преобразовател подключен к информационному входу второго регистра и через первь|й ключ к установочному входу дополнительного реверсивного счетчика СЗЗ. Недостатком этого устройства вл етс сложность технической реализации вычислени функции линеаризаци характеристик первичных измерительны Преобразователей. Целью изС5бретени вл етс упрощение устройства. С этой целью устройство дл вычислени функции линеаризации, включающее регистры пам ти, ключи и аналого-цифровой преобразователь, соеди ненный аналоговым входом с шиной вво да линеаризуемого сигнала, выходом знака приращени - с входом управлени реверсом реверсивного счетчика, а выходы параллельного кода - с входом первого ключа, подключенного выходом к установочному входу сумматора , причем информационный вход первого регистра пам ти соединен с коде вым выходом счетчика импульсов, а управл ющий вход второго регистра па м ти подключен к выходу блока сравне ни кодов и к входу элемента задержки , содео) триггер, элемент И и блок делени , соединенный первым входом с выходом сумматора, вторым входом - с шиной установки максимально допустимой погрешности линеаризации, а выходом - информационным входом третьего регистра пам ти, подключенного управл ющим входом к выходу элемента задержки, а выходом - к первому входу блока сравнени кодов и к информационному входу сумматора, соединенного входом реверса знака суммировани с выходом знака приращени аналого-цифрового преобразовател и со счетным входом триггера, а входом разрешени суммировани - с первым входом элемента И, счетным входом счетчика импульсов, входом обнулени реверсивного счетчика и с выходом блока сравнени кодов, второй вход которого подключен к кодовому выходу реверсивного счетчика, соединенного счетным входом через второй ключ с выходом число-импульсного кода приращени аналого-цифрового преобразо .вател , подключенного входом опорного :кода к шине ввода кодовых эквивалентов эталонного сигнала и к информационному входу второго регистра пам ти , а управл ющий вход первого регистра пам ти соединен с выходом элемента И и с установочным входом три|- гера И. Кроме этого, аналого-цифровой преобразователь содержит генератор импульсов, элемент И, реверсивный счетчик, цифроаналоговые преобразователи и компаратор, пераы вход и выход которого вл ютс соответственно аналоговым входом и выходом знака приращени аналого-цифрового преобразовател , а второй вход соединен с выходом первого -цифроаналогового; преобразовател , цифровой вход которого вл етс входом опорного кода аналого-цифрового преобразовател , а аналоговый вход подключен к выходу второго .цифроаналогового преобразовател , соединенного цифровым входом с выходом реверсивного счетчика, подключенного входом управлени реверсом к выходу компаратора и к первому входу элемента И, соединенного вторым входом с выходом генератора импульсов , а выходом - со счетным входом реверсивного счетчика, причем выход элемента И и. выход реверсивного счетчика вл ютс соответственно выходом число-импульсного кода приращени и выходом параллельного кода аналого-цифрового преобразовател . На чертеже изображена блок-схема устройства дл вычислени функции линеаризации. Устройство содержит аналого-цифро вой преобразователь 1, соединенный аналоговым входом 2 с шиной 3 ввода линеаризуемого сигнала, выходом 4 знака приращени - с входом управлени реверсом реверсивного счетчика 5, а выходом 6 параллельного кода с входом первого ключа 7i подключенного выходом к установочному входу сумматора 8. Информационный вход пер вого регистра 9 пам ти соединен с кодовым выходом счетчика 10 импульсов , а управл ющий вход второго регистра 11 пам ти подключен к выходу блока 12 сравнени кодов и к входу элемента 13 задержки. Блок делени k соединен первым входом с выходом сумматора 8, вторым входом - с шиной 15 установки максимально допустимой погрешности линеаризации, а выходом с информационным входом третьего регистра 16 пам ти. Регистр 16 подключен управл ющим входом к выходу элемента 13 задержки, а выходом - к пер вому входу блока 12 сравнени кодов и к информационному входу сумматора 8. Сумматор 8 соединен входом реверса знака суммировани с выходом Ц знака приключени преобразовател 1 и со счетным входом триггера 17, а входом разрешени суммировани - с первым входом элемента И 18, счетным входом счетчика 10 импульсов, входом обнулени реверсивного счетчика 5 и с выходом блока 12 сравнени кодов. Второй вход блока 12 подключен к кодовому выходу реверсивного счетчика 5 , соединенного счетным. входом через второй ключ 19 с выходо м 20 числоимпульсного кода приращени преобразовател 1, подключенного входом 21 опорного кода к шине 22 ввода кодовых эквивалентов эталонного сигнала и к информационному входу регистра 11. Управл ющий вход регистра 9 соединен с выходом элемента И 18 и с установочным входом.триггера 17, выход которого подключен к второму входу элемента И 18. Аналого-цифровой преобразователь 1 содержит генератор 23 импульсов, элемент И .k, реверсивный счетчик 25, цифроаналого 16 вые преобразователи 2б и 27 и компат: ратор 28. Первый вход и выход компа ратора 28 вл етс соответственно аналоговым входом 2 и выходом знака приращени преобразовател 1, а второй вход компаратора 28 соединен с выходом первого цифро-аналогового преобразовател 26, цифровой вход которого вл етс входом 21 опорного кода преобразовател 1, а аналоговый вход подключен к выходу второго цифроаналогового преобразовател 27. Цифровой вход преобразовател 27 соединен с выходом счетчика 25, подклю ценного входом управлени реверсом к выходу компаратора 28 и к первому входу элемента И . Элемент И 2 соединен вторым входом с выходом генератора 23 импульсов, а выходом со счетным входом счетчика 25. Выход элемента И 2k и выход счетчика 25 вл ютс соответственно выходом 20 число-импульсного кода приращени и выходом 6 параллельного кода преобразовател 1. Принцип действи устройства основываетс на том, что на вход первичного измерительного преобразовател (функцию линеаризации которого нужно вычислить) подают эталоны х физической преобразуемой величины к и аппроксимируют линеаризуемую функцию Uy его выходного сигнала п линейными уастками таким образом , чтобы величины угловых коэффициентов К| и К на смежных i-ом и (i + 1)-ом участkex отличались в процентном отношении на величину заданной максимальнодопустимой погрешности Sq линеариза4ии . Г . Kt - KUl к; При этом функци линеаризации представл етс начальным значением onifl} опорного сигнала аналого5-цифрового преобразовани :, последовательностью значений NjCO эС) кодовых эквивалентов линеаризации функции в узлах аппроксимации и знаком приращени величины +/iUon(t) ЧоиС) - Uon(-i) Р переходе с одного участка аппроксимации на другой. Устройство работает следующим образом. Перед началом вычислений все ре-; гистры пам ти, счетчики и сумматор обнул ютсЯс Вычисленные функции линеаризации начинают с определени начального значени NQ;(.J опорного сигнала NQVJ на участке Хэ(о) ) дл чего нажатием пусковой кнопки (на чертеже на изображена) кратковременно размыкают ключ 19 и замыкают ключ 7. Соответственно с этим обрываетс св зь счетного входа сче чика 5 с выходом 20 число-импульсного кода приращени преобразовател 1 , а установочный вход сумматора 8 подключаетс к выходу 6 параллельно го кода, преобразовател 1 (на врем удержани кнопки в нажатом состо нии ). Одновременно с этим подают на вход первичного измерительного преобразовател эталон y(,} и на шину 22 устройство соответствуюидий этому эталону кодовый эквивалент ) , Выходной сигнал Uy3(-i) измерительного преобразовател с шины 3 устройства поступает на аналоговый вход 2 аналого-цифрового преоб разовател 1, В результате по вивше гос на выходе компаратора 28 сигна ла, вызванного разбалансом на его входах сигналов U,3(i) и U (где и выходное напр жение преобразо вател 26), счетчик 25 начинает заполн тьс импульсами с выхода генер тора -23 до совпадени сигналов на входах компаратора 28, при этом величина кода на выходе 6 преобразова тел 1 (т,е„ код счетчика 25) станет равной опорное напр жение на ана логовом входе преобразовател 27; NV и Njv|- количество дискретных уров ней, формируемых преобразо вател ми 2б и 27Показание NOM счетчика 25 заноситс в сумматор 8 и представл ет собой первое слагаемое, неизмен ющеес в течение всего процесса вычислений . При этом в регистр 16 через блок делени 1 { запишетс первое значение приращени ANonti) S oq- величина максимально-допус погрешности линеаризации, вво в делитель 1 с шины 15. Поспе отпускани пусковой кнопки ключ 7 размыкаетс , а ключ 19 замыкаетс и далее на вход измерительного преобразовател и на шину 22 начинают подавать последовательно в пор дке нарастани значений эталоны , ..., Xз(,) и соответствующие им кодовые эквиваленты N эСг) ,,., Мэ(и-) , Если при подаче каждой пары значений х.2.} э(г) .-. уравновешивание сигналов э(г) 3(0 , . .. Uxsti) , N9(0 . поступающих на входы 2 и 21 аналогоцифрового преобразовател 1, достигаетс в результате изменени кода в счетчике 25 на величину ANo ТО считают линеаризуемой выходной сигнал первичного измерительного преобразовател линейным на участке 5(5(1) UisaU) в пределах допустимой погрешности On линеаризации. При этом сравнение текущего значени приращени Д Мц, , формируемого в счетчике 5 , с максимально допустимым значением ДМйу,(л) дл первого участка Ux3(i) Ux3(4l линеаризации, хранимым в регистре 16, осуществл етс блоком 12 сравнени кодов. Если при каком-то (i + 1)-ом значении пары эталонов Хз(4Я ) счетчике 5 сформируетс число, равное максимально допустимому приращению оиС) ° сработает блок 12, сигнал на выходе которого зафиксирует конец первого линейного (в пределах Su) участка выходной характеристики По сигналу с выхода блопроизоидет запись в регистр узлового значени N.) ; поступление одного счетного импульса в счетчик 10; обнуление счетчика 5; формирование в сумматоре 8 нового результата о(г) ) +AHo«(i) ; запись в регистр 16 через делитель 1 нового максимально допустимого дл второго участка приращени ( эта запись проANoh (2.) изводитс через временной интервал, определ емый элементом 13 задерх ки) ; поступление сигнала на один вход элемента И 18. Однако сигнал разрешени записи в регистр 9 на выходе элемента И 18 по витс в том случае. если перед поступлением импульса с выхода блока 12 знак приращени ANiovn на последуюо ем участке смен1-1тс ча противоположный по отношению к знаку приращени на предыдущем участ ке. Кажда омена знака на выходе 4 преобразовател 1 вызывает переключение триггера 171 а по вление сигнала на выходе элемента И 18 возвращает триггер 17 в исходное нулевое состо ние. При дальнейшем формировании пар значений эталонов Хэ(1+з.) - зСг-а) э(и) bin) устройство работает аналогично описанному. Таким образом, после окончани вычислени функции линеаризации полна функци линеаризации задана значени ми функции N в узла-х линеаризации (записанными в регистр 11) и пор дковыми номерами линейных участков, на которых необходимо сменить знак приращени ДМсц (э начале градуированной шкалы приращение Nonf/i) О во всех случа х, так как определение начального значени ) производ т с нул ). Пор дковые номера К записываютс в регистр Дл получени истинного значени преобразуемой физической величины х при эксплуатации первичного измерительного преобразовател с нелинейной выходной характеристикой Ux f (х) подключают его выход к входу пре образовател 1, устанавливают начальн значение Мд„() опорного сигнала (коэффициент аналого-цифрового прео разовател ) и по мере получени на выходе 6 преобразовател 1 узловых значений N измен ют величину опорного сигнала на входе 21 преобразовател 1 . Таким образом, предлагаемое устро ство по сравнению с известным позвб л ет упростить техническует реализацию вычислени функции линеаризации что, в частности, объ сн етс умень . шением количества формируемых и хра нимых параметров функции линеаризации , так как в известном функци линеаризации задаетс большей совокупностью параметров таких координа узлов аппроксимации, как значени линеаризуемой функции, значени вре менных интервалов между узлами, вел чины и знаки приражени линеаризуемой функции. Указанное обсто тельство и обуславливает возможную технико-экономическую эффективность устройства. Формула изобретени 1. Устройство дл вычислени функции линеаризации,-содержащее регистры пам ти, ключи и аналого-цифровой преобразователь , соединенный аналоговым входом с шиной ввода линеаризуемого сигнала,выходом знака приращени - с входом управлени реверсом реверсивного счетчика, а выходы параллельного кода - с входом первого ключа, подключенного выходом к установочному входу сумматора, причем информационный вход первого регистра пам ти соединен с кодовым выходом счетчика импульсов, а управл ющий вход второго регистра пам ти подключен к выходу блока сравнени кодов и к входу элемента задержки, отличающеес тем, что, с целью упрощени устройства, оно содержит триггер, элемент И и блок делени , соединенный первым входом с выходом сумматора, вторым входом с шиной установки максимально допустимой погрешности линеаризации, а выходом - информационным входом трртьего регистра пам ти, подключенного управл ющим входом к выходу элемента задержки, а выходом - к первому входу блока сравнени кодов и к информационному входу сумматора, соединенного входом реверса знака суммировани с выходом знака приращени аналого-цифрового преобразовател и со счетным входом триггера. а входом разрешени суммировани с первым входом элемента И, счетным входом счетчика импульсов, входом обнулени реверсивного счетчика и с выходом блока сравнени кодов, второй вход которого подключен к кодовому выходу реверсивного счетчика, соединенного счетным входом через второй ключ с выходом число-импульсного кода приращени аналого-цифрового преобразовател , подключенного входом опорно го кода к шине ввода кодовых эквивалентов эталонного сигнала и к информационному входу второго регистра пам тиj а управл ющий вход первого регистра пам ти соединен с выходом элементами и с установочным входом триггера, выход которого подключен к второму входу элемента И. 2. Устройство по п. 1, , о т л и чающеес тем, что аналогоцифровой преобразователь содержит генератор импульсов, элемент И, реверсивный счетчик, цифроаналоговые преобразователи и компаратор, первый вход и выход которсу-о вл ютс соответственно аналоговым входом и выходом знака приращени аналого-цифрового преобразовател , а второй вход соединен с выходом первого цифроаналогового преобразовател , цифровой вход которого вл етс входом опорного кода аналого-цифрового преобразовател , а аналоговый вход подключен к выходу второго цифроаналогового преобразовател , соединенного цифровым входом с выходом реверсивного счетчика, подключенного входом управлени реверсом к выходу компа1 2 ратора и к первому входу элемента И, соединенного вторым входом с выходом генератора импульсов, а выходом со счетным входом реверсивного счетчика , причем выход элемента И и выход реверсивного счетчика вл ютс соответственно выходом число-импульсного кода приращени и выходом параллельного кода аналого-цифрового преобразовател ., Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР ff , кл. G 06 G 7/26, Г978 , The closest to the invention is a device for calculating the linearization function, which contains memory registers, keys and an analog digital converter connected by an analog input to the signal linearization input bus, the increment sign output is connected to the control of the reverse counter reversal, and output parallel to the code is c the input of the first key connected by the output to the installation input of the adder, the information input of the first memory register connected to the code output of the pulse counter, and the control input second memory register is connected to the ei-go of the code comparison unit, the input of the delay element, the control inputs of the two switches connected by information inputs through the corresponding keys to the outputs of the first and second memory registers, the output of the reversible counter and the output of the pulse counter connected by the common input to the zeroing input of the reversible counter and to the output of the delay element, and the counting input to the output of the pulse generator and the input of the frequency divider connected by the control inputs to the outputs of the switches, and the output ohm - with a counting input of an additional reversible counter connected by an output to the input of a digital-to-analog converter and to an information input of an adder connected by an output to the first input of a code comparison unit connected by a second input to the installation bus of the maximum allowable linearization error, and the output number-pulse code the increments of the analog-digital converter are connected to the counting input of a reversible counter, and the output of the parallel code of the converter is connected to the information input second via the first register and | th key entry to the installation of additional down counter SPZ. A disadvantage of this device is the technical difficulty of calculating the function of linearizing the characteristics of the primary transducers. The goal of the Embodiment is to simplify the device. To this end, a device for calculating the linearization function, including memory registers, keys and an analog-to-digital converter, connected by an analog input to a bus of a linearized signal, an output of an increment sign — to a control input of a reversible counter reversal, and a parallel code outputs — with an input the first key connected by the output to the setup input of the adder, where the information input of the first memory register is connected to the code output of the pulse counter, and the control input of the second register of memory is To the output of the block compared to the codes and to the input of the delay element, a sode) trigger, an element And a division block connected to the first input to the output of the adder, the second input to the installation bus of the maximum permissible linearization error, and the output to the information input of the third memory register connected by the control input to the output of the delay element, and the output to the first input of the code comparison unit and to the information input of the adder connected by the input of the reversal of the summation sign with the output of the A / D increment sign the generator and with the counting trigger input, and the summing resolution input — with the first input of the AND element, the counting input of the pulse counter, the zeroing input of the reversible counter, and the output of the code comparison unit, the second input of which is connected to the code output of the reverse counter connected by the counting input via a second key with the output of the pulse number code of the increment of the analog-to-digital converter, connected by the reference input: the code to the input bus of code equivalents of the reference signal and to the information input of the second p The memory register and the control input of the first memory register are connected to the output of the And element and with the installation input of the three | - Hera I. In addition, the analog-to-digital converter contains a pulse generator, the And element, a reversible counter, digital-to-analog converters and a comparator, and pen the input and output of which are, respectively, the analog input and the output of the sign of the increment of the analog-to-digital converter, and the second input is connected to the output of the first digital converter; the converter whose digital input is the input of the reference code of the analog-to-digital converter, and the analog input is connected to the output of a second digital-to-digital converter connected by a digital input to the output of a reversible counter connected by a control input of the reverse to the output of the comparator and to the first input of the And element connected by the second input with the output of the pulse generator, and the output with the counting input of the reversible counter, with the output of the element And and. the output of the reversible counter is respectively the output of the number-pulse increment code and the output of the parallel code of the analog-to-digital converter. The drawing shows a block diagram of an apparatus for calculating a linearization function. The device contains an analog-to-digital converter 1 connected by an analog input 2 to a bus 3 to input a linearized signal, output 4 increment characters to the control input of the reverse of the reversible counter 5, and output 6 of a parallel code to the input of the first switch 7i connected to the installation input of the adder 8 The information input of the first memory register 9 is connected to the code output of the pulse counter 10, and the control input of the second memory register 11 is connected to the output of the code comparison unit 12 and to the input of the delay element 13. The dividing unit k is connected by a first input to an output of an adder 8, a second input to a bus 15 of setting the maximum permissible linearization error, and an output to an information input of a third memory register 16. The register 16 is connected by a control input to the output of the delay element 13, and the output to the first input of the code comparison unit 12 and to the information input of the adder 8. The adder 8 is connected by the input of the reverse of the summation sign with the output C of the adventure sign of the converter 1 and the counting input of the trigger 17 and the input of the summation resolution with the first input of the AND 18 element, the counting input of the pulse counter 10, the zeroing input of the reversible counter 5, and the output of the code comparison unit 12. The second input of the block 12 is connected to the code output of the reversible counter 5 connected by a counter. the input through the second key 19 with the output 20 of the pulse-count code increment of the converter 1 connected by the input 21 of the reference code to the bus 22 for inputting code equivalents of the reference signal and to the information input of the register 11. The control input of the register 9 is connected to the output of the And 18 element and to the installation input Trigger 17, the output of which is connected to the second input of the element And 18. Analog-to-digital converter 1 contains a generator of 23 pulses, element And .k, a reversible counter 25, a digital-to-digital converter 16 and 2b and 27 and comp: 28. The compiler 28's output and output are respectively analog input 2 and the increment sign output of converter 1, and the second input of comparator 28 is connected to the output of the first digital-to-analog converter 26, whose digital input is input 21 of the reference code of converter 1, and the analog input is connected to the output of the second digital-to-analog converter 27. The digital input of the converter 27 is connected to the output of the counter 25, which connects the control input of the reverse to the output of the comparator 28 and to the first input of the And element. Element And 2 is connected by a second input to the output of the pulse generator 23, and output to the counting input of the counter 25. The output of the element And 2k and the output of the counter 25 are respectively the output 20 of the increment-pulse code 20 and the output 6 of the parallel code of the converter 1. The principle of operation of the device is based that the input of the primary measuring transducer (whose linearization function needs to be calculated) is supplied with the standards x of the physical converted value to and approximates the linearizable function Uy of its output signal n line bubbled uastkami so that the magnitude of the angular coefficients K | and K on adjacent i-th and (i + 1) -th parts of xx differed in percentage terms by the value of the specified maximum allowable error Sq linearization. G. Kt - KUl to; At the same time, the linearization function is represented by the onifl initial value} of the reference signal of the analog5-digital conversion:, the sequence of values NjCO eC) code equivalents of the linearization function in the approximation nodes and the increment sign of the value + / iUon (t) ChoiC) - Uon (-i) P transition from one plot to another. The device works as follows. Before starting the calculations, everything is re; memory gages, counters, and adder are nullified. The calculated linearization functions begin by determining the initial value NQ; (. J of the reference signal NQVJ in the He (o) section), for which, pressing the start button (shown in the figure) briefly opens the key 19 and closes the key 7. Accordingly, the connection of the counting input of the counter 5 with the output 20 of the pulse-count code of the converter 1 is interrupted, and the setup input of the adder 8 is connected to the output 6 of the parallel code, the converter 1 (for the duration of the button hold s). At the same time, the standard y (,} and the device 22 correspond to a code equivalent to the device 22) feed the input of the primary measuring converter. The output signal Uy3 (-i) of the measuring converter from the bus 3 of the device goes to analog input 2 of the analog-digital converter 1 As a result, the output of the signal comparator 28 caused by the imbalance at its inputs of signals U, 3 (i) and U (where is the output voltage of the inverter 26), the counter 25 begins to fill with pulses from the generator output -23 before coincidence and the signals at the inputs of the comparator 28, the value code at the output 6 transformation bodies 1 (t, f "code counter 25) becomes equal to the reference voltage on ana den input transducer 27; NV and Njv | are the number of discrete levels formed by the transducers 2b and 27. The indication of the NOM of the counter 25 is entered into the adder 8 and is the first term unchanged during the entire calculation process. In this case, register 16 through the division block 1 {records the first increment value ANonti) S oq - the maximum tolerance of the linearization error entered into divider 1 from the bus 15. After releasing the start button, the key 7 opens, and the key 19 closes and further to the input the measuring transducer and the bus 22 begin to apply successively in order of increasing values of the standards, ..., Xs (,) and the corresponding code equivalents N eСг) ,,., Me (and-), If, when each pair of values x is supplied. 2.} e (g) .-. Balancing the signals e (r) 3 (0, ... Uxsti), N9 (0) arriving at inputs 2 and 21 of the analog-to-digital converter 1, is achieved by changing the code in the counter 25 by the value of ANo TO and consider the linearized output signal of the primary transducer to be linear in section 5 (5 (1) UisaU) within the limits of permissible error On linearization, comparing the current value of the increment D Mc, generated in counter 5 with the maximum permissible value DMyu, (l) for the first section Ux3 (i) Ux3 ( 4l linearization, stored in register 16, carried out with code comparison block 12. If at some (i + 1) th value of a pair of Xs (4R) standards a counter 5 generates a number equal to the maximum allowable O & C increment) ° the block 12 will operate, the output of which will fix the end of the first linear ( within Su) of the section of the output characteristic According to the signal from the output of the bloter, an entry in the register of the node value N.); the arrival of one counting pulse in the counter 10; reset counter 5; forming in the adder 8 a new result o (g)) + AHo “(i); writing to register 16 through divider 1 of the new maximum permissible increment for the second segment (this record of proANoh (2.) is exhausted through the time interval defined by element 13 of the top); the arrival of a signal at one input of an And 18 element. However, the write enable signal to register 9 at the output of an And 18 element is in that case. if, before the arrival of a pulse from the output of block 12, the sign of the increment ANiovn on the subsequent segment of the shift 1-1сc is opposite to the sign of the increment in the previous section. Each sign at the output 4 of the converter 1 causes the trigger 171 to switch and the appearance of the signal at the output of the element 18 returns the trigger 17 to the initial zero state. With further formation of pairs of values of standards Xe (1 + h.) - 3Cr-a) e (and) bin), the device works in the same way as described. Thus, after the calculation of the linearization function is completed, the full linearization function is given by the values of the function N in the linearization node x (written in register 11) and the sequence numbers of the linear sections where the sign of the DMMS increment is changed (at the beginning of the graded scale the increment is Nonf / i (O) in all cases, since the determination of the initial value is made with zero). The serial numbers K are recorded in the register. To obtain the true value of the physical quantity x to be converted, the primary measuring transducer with nonlinear output characteristic Ux f (x) is connected to the output of the converter 1, the initial value of the reference signal is set (analog ratio -digital converter and as the converter 6 produces node values of N, change the value of the reference signal at input 21 of converter 1, at output 6 of converter 1. Thus, the proposed device in comparison with the known one allows to simplify the technical implementation of the computation of the linearization function, which, in particular, explains the decrease in the number of generated and stored parameters of the linearization function, since in a known linearization function is set by a larger set of parameters of such coordination nodes as the values of the linearizable function, the values of the time intervals between nodes, the magnitudes and the signs of an ad hoc linearizable function. The specified circumstance also causes possible technical and economic efficiency of the device. Claim 1. Device for calculating linearization function, -containing memory registers, keys and analog-to-digital converter connected by analog input to the input signal bus of a linearized signal, increment sign output to the control input of the reversible counter reversal, and parallel code outputs to the input the first key connected by the output to the setup input of the adder, the information input of the first memory register connected to the code output of the pulse counter, and the control input of the second memory register They are connected to the output of the code comparison unit and to the input of the delay element, characterized in that, in order to simplify the device, it contains a trigger, an AND element and a dividing unit connected by the first input to the output of the adder, the second input to the installation bus, the maximum permissible linearization error, and the output is the information input of the third memory register connected by the control input to the output of the delay element, and the output to the first input of the code comparison unit and to the information input of the adder connected by the reverse input of the aka summing a yield sign increments the analog-digital converter and to the counting input of the flip-flop. and the input of the summation permission with the first input of the element I, the counting input of the pulse counter, the zeroing input of the reversible counter and the output of the code comparison unit, the second input of which is connected to the code output of the reversible counter connected by the counting input through the second key with the output of the pulse-increment code analog output -digital converter connected by the reference code input to the input bus of code equivalents of the reference signal and to the information input of the second memory register j control input of the first p the memory hinge is connected to the output of the elements and to the installation input of the trigger, the output of which is connected to the second input of the element I. 2. The device according to claim 1, is about the fact that the analog-digital converter contains a pulse generator, the element I, a reversible counter , digital-to-analog converters and a comparator, the first input and output of which-o are respectively the analog input and the output of the increment sign of the analog-to-digital converter, and the second input is connected to the output of the first digital-analog converter, digital the input of which is the input of the reference code of the analog-to-digital converter, and the analog input is connected to the output of the second digital-to-analog converter connected by a digital input to the output of a reversible counter connected by the input of the reverse control to the output of the computer I 2 connected by the second input to the output of the pulse generator, and the output with the counting input of the reversible counter, the output of the And element and the output of the reversing counter being respectively the output of the pulse number code and increments by the output of the parallel code of the analog-digital converter., Sources of information taken into account in the examination 1. USSR author's certificate ff, cl. G 06 G 7/26, G978,
2.Авторское свидетельство СССР по за вке № 27866418/1 8-2, кл. G Об J 3/00, 1979. 2. USSR Author's Certificate for Application No. 27866418/1 8-2, cl. G About J 3/00, 1979.
3.Авторское свидетельство СССР № , кл. G Об F 3/00, 1977.3. USSR author's certificate №, cl. G About F 3/00, 1977.
IS -0IS -0