SU902245A1 - Устройство дл измерени погрешности цифро-аналогового преобразовател - Google Patents

Description

(S) УСТРОЙСТВО дл  ИЗМЕРЕНИЯ ПОГРЕШНОСТИ

ЦИФРОАНАЛОГОВОГО ПРЕОБРАЗОВАТЕЛЯ

I

Изобретение относитс  к вычислите льной и импульсной технике и может быть использовано дл  измерени  погрешности цифрраналогового преобразовател .

Известно устройство дл  измерени  погрешности цифроаналогового преобразовател  (ЦАП), содержащее измер емый ЦАП и эталонный ЦАП, генератор импульсов, счетчики, блок сравнени  кодов, эле1«1ент вычитани  и усилени , аналоговое запоминащее устройство (АЗУ) и индикатор 1.

Недостаток известного устройства- сложность реализации эталонного ЦАП и АЗУ, к точности и быстродействию которых предъ вл ютс  более высокие требовани , чем к измер емому ЦАП.

Известно также устройство дл  измерени  погрешности цифроаналогового преобразовател , содержащее генератор импульсов, измер емый и эталонный цифроаналоговые преобразователи,, счетчик , блок сравнени  кодов, блок

суммировани , блок вычитани , блок логической обработки, два компаратора и индикатор, причем выходы младших и старших разр дов счетчика соединены соответственно с входами измер емого и эталонного цифроаналоговых преобразователей, а также с первыми и вторыми входами блока сравнени  кодов, выход эталонного цифроаналогового преобразовател  подклю10 чен к первым входам блоков суммировани  и вычитани , выходы которых соединены с первыми входами компараторов , вторые входы компараторов подключены к выходу измер емого цифро аналогового преобразовател , выходы компараторов соединены через блок логической обработки с первым входами индикатора 2 .

Однако данное устройство требует

20 относительно больших затрат времени на проведение серии измерений в св зи с тем, что оператор проводит вручную установку напр жени  источника допускового напр жени  и частоты ге нератора импульсов. Цель изобретени  - уменьшение вр мени измерени  погрешности ЦАП. Указанна  цель достигаетс  тем, что в устройство, содержащее генера тор импульсов, измер емый и эталонный цифроаналоговый преобразователи счетчик, блок сравнени  кодов, блок суммировани , блок вычитани , блок логической обработки, два компарато ра и индикатор, причем выходы младоаих и старших разр дов счетчика сое динены соответственно с входами измер емого и эталонного цифроаналоговых преобразователей, а также с-первыми и вторыми входами блока сравнени  кодов, выход эталонного цифроаналогового преобразовател  подключен к первым входам блоков суммировани  и вычитани , выходы которых соединены с первыми входами компараторов , вторые входы компараторов под ключены к выходу измер емого цифроаналогового преобразовател , выходы компараторов соединены через блок логической обработки с первыми входами индикатора, введены элемент задержки , два триггера, реверсивный счетчик, дополнительный цифроанапоговый преобразователь, четыре эле мента И, два элемента И-НЕ, элемент НЕ, причем выход генератора Импульсов подключен к второму входу индикатора и к первому входу первого эле мента И и через элемент задержки к входу синхронизации счетчика и первому входу первого элемента И-НЕ, второй вход первого элемента И соединен с выходом .блока сравнени  кодов и первым входом второго элемента И, выход первого элемента И подключен к третьим входам компараторов :и блока логической обработки, первы выход которого соединен с первыми входами Bfoporo элемента И-НЕ и тре его элемента И, второй выход блока логической обработки подключен к пр мому входу первого триггера и первому входу четвертого элемента И старшие разр ды счетчика соединены с вторыми входами второго элемента И, выход которого подключен к вторы входам третьего элемента И и второго элемента И-НЕ, третий вход которого соединен с инверсным выходом первог триггера, выход второго элемента Иподключен к пер0ому входу реверсивного счетчика, пр мой выход первого триггера соединен с третьим еходом третьего элемента И, третьим входом индикатора и вторым входом первого элемента И-НЕ, выход которого подключен ко второму входу реверсивного счетчика и через элемент НЕ к пр мому входу второго триггера, инверсный выход которого соединен с третьим входом первого элемента И-НЕ, пр мой выход второго триггера подключен к второму входу четвертого элемента И, выход которого соединен с первым входом генератора, второй вход которого подключен к выходу третьего элемента И, выходы реверсивного счетчи к .a соединены с входами дополнительного цифроаналогового преобразовател  и четвертыми входами индикатора, выход дополнительного цифроаналогового преобразовател  подключен к вторым, входам блоков суммировани  и вычитани  . На чертеже приведена функциональна  схема устройства измерени  погрешности ЦАП. Устройство содержит генератор 1 импульсов, счетчик 2, измер емый ЦАП 3, эталонный ЦАП k, блок 5 сравнени  кодов, блоки суммировани  6 и вычитани  7, два компаратора 8 и 9, блок 10 логической обработки, индикатор 11, реверсивный счетчик 12, дополнительный ЦАП 13, два триггера и 15, два элемента И-НЕ 16 и 17, элемент НЕ 18, четыре элемента И 19 - 22 и элемент 23 задержки. Генератор 1 импульсов соединен через элемент 23 задержки с входом синхронизации счетчика 2 и первым входом первого элемента И-НЕ 16 и непосредственно с первым входом первой схемы И 19 и с вторым входом индикатора 11. Выходы младших и старших разр дов счетчика 2 соединены соответственно с входами измер емого ЦАП, 3 и эталонного ЦАП 4, первыми и вторыми входами блока 5 сравнени  кодов. Первый вход второго элемента И 21 подключен к выходу блока 5 сравнени  кодов, а вторые входы элемента И 21 к выходам старших разр дов счетчика 2. Выходы эталонного ЦАП Ц соединены с первыми входами блоков суммировани  6 и вычитани  7, выходы которых подключены соответственно к первым входам компараторов 8 и 9 . Выход измер емого ЦАП 3 подключен к вторым входам компараторов 8 и 9, выходы ко торых подключены к входам блока 10 логической обработки. Выход блока 5 сравнени  кодов соединен с вторым входом первой схемы И 19, выход которой подключен к третьим входам компараторов 8,9 и блока 10 логической обработки. Btopыe входы блоков суммировани  6 и вычитани  7 подключены к выходу дополнительного ЦАП 13, входы которого соединены с выходами реверсивного счетчика 12. Первый вход реверсивного счетчика 12 подключен к выходу второго элемента И-НЕ 17, а второй вход к выходу первого элемента И-НЕ 16. Первые и вторык входы второго элемента И-НЕ 17 и третьего элемента И 20 попарно объ единены и подключены соответственно к первому выходу блока 10 логической обработки и к выходу второго элеменЧа И 21. Третий вход второго элемен та И-НЕ 17 соединен с инверсным выходом первого триггера 1. Третий вход третьего элемента И 20 и второй вход первого элемента И-НЕ 16 соединены с пр мым выходом первого триггера 1А. Выход первого элемента И-НЕ 1б подключен к второму входу реверсивного счетчика 12 и через элемент НЕ 18 к пр мому входу второго триггера 15 инверсный выход которого соединен с третьим входом первого элемента И-НЕ 16. Первый вход четвёртого элемента И 22 и пр мой вход первого триггера 1 подключены к второму выходу блока 10логической обработки. Второй вход четвертого элемента И 22 соединен с пр мым выходом второго триггера 15. Выход четвертого элемента И 22 подключен к первому входу генератора 1 импульсов, второй вход которого соединен с выходом третьего элемента И 20. Первый, второй, третий и четвертый входы индикатора под ключены соответственно к выходам бло ка 10 логической обработки, генератора 1 импульсов, пр мому выходу пер вого триггера 1 и выходам реверсивного счетчика 12. Устройство работает следующим образом . При поступлении сигналов УстановкаО и Установка 1 происходит обну

ление счетчика 2, установка первого 14 и второго 15 триггеров в нулевое состо ние, установка триггеров реуровн .

Claims (2)

1.Авторское свидетельство СССР № 600719, кл. Н 03 К 13/02, 197.

2.Авторское свидетельство СССР № 2728815, кл. Н 03 К 13/02, 1979. мента И, выход которого соединен с