SU902072A1 - Способ изготовлени интегральных схем на цилиндрических магнитных доменах - Google Patents
Способ изготовлени интегральных схем на цилиндрических магнитных доменах Download PDFInfo
- Publication number
- SU902072A1 SU902072A1 SU802939578A SU2939578A SU902072A1 SU 902072 A1 SU902072 A1 SU 902072A1 SU 802939578 A SU802939578 A SU 802939578A SU 2939578 A SU2939578 A SU 2939578A SU 902072 A1 SU902072 A1 SU 902072A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- resist
- layer
- etching
- base
- integrated circuits
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
(54) СПОСОБ ИЗГОТОВЛЕНИЯ ИНТЕГРАЛЬНЫХ СХЕМ НА ЦИЛИНДРИЧЕСКИХ МАГНИТНЫХ ДОМЕНАХ
1
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройств на цилиндрических магнитных доменах (ЦМД).
Известен способ изготовлени интегральных схем (ИС) на ЦМД, основанный на последовательном нанесении пленочных слоев диэлектрика и проводника, а также резиста , проведении литографии по Слою проводника , травлении сло проводника через маску резиста, сн тии остатков резиста, нанесении последующих пленочных слоев диэлектрика и магнитом гкого материала, а также резиста, проведении литографии по слою магнитом гкого материала, травлении магнитом гкого материала, сн тии остатков резиста и вскрытии окон под контактные площадки 1.
Известный способ требует как минимум двух щаблонов при изготовлении схем (на каждую литографию) и высокой точности на совмещение щаблонов, что усложн ет технологический процесс изготовлени ИС на ЦМД.
Наиболее близок к предлагаемому способ изготовлени ИС на ЦМД, который основан на нанесении на доменосодержащую пленку пленочных слоев, проводников и диэлектриков , сло резиста, экспонировании сло резиста с переменной интенсивностью
, засветки по площади интегральной схемы, формировании маски резиста различной толщины , электроосаждении металла в сквозных , окнах резиста, дотравливании резиста в несквозных окнах, электроосаждении магнитом гкого материала во всех сквозных окнах резиста, сн тии резиста и вытравливании подсло 2.
В этом способе используетс лищь одна маска резиста, но применение операций электроосаждени металла усложн ет техноло j гический процесс.
Цель изобретени - повыщение технологичности изготовлени ИС на ЦМД.
Поставленна цель достигаетс тем, что в способе изготовлени ИС на ЦМД, основанном на нанесении на доменосодержащую
20 пленку пленочных слоев проводников и диэлектриков , а также сло резиста, экспонировании сло резиста с переменной интенсивностью засветки по площади ИС, формировании маски резиста различной толщины и
травлении пленочных слоев, все плёночные слои нанос т последовательно слой за слоем , например, катодным распылением, при формировании маски резиста устанавливают толщину резиста и глубину экспонировани резиста пропорционально глубине травлени пленочных слоев под маской резиста и провод т сквозное травление всех п теночных слоев, не защищенных маской резиста.
На фиг. 1-8 показана последовательность технологических операций по изготовлению ИС на ЦМД, осуществл емых в соответствии с предлагаемым способом.
На фиг. 1 показан профиль исходной доменосодержащей пленки; на фиг. 2 - то же после нанесени всех пленочных рабочих слоев; на фиг. 3 - то же, после нанесени резиста; на фиг. 4 - экспонирование резиста с различной интенсивностью по площади ИС; на фиг. 5 - профиль после про влени резиста с различной степенью засветки; на фиг. 6 - то же, после проведени операции травлени на половинную глубину; на фиг. 7 то же, после полного травлени слоев; на фиг. 8 - окончательный профиль после сн ти резиста.
Предлагаемый способ заключаетс в следующем .
На поверхность доменосодержащей эпитаксиальной феррит-гранатовой пленки 1, выращенной на подложке 2 гадолиний-галлиевого граната (фиг. I), нанос тс последовательно слои разделительного диэлектрика 3, проводника 4, изолирующего диэлектрика 5, магнитом гкого материала 6 (фиг. 2), затем резиста 7 (фиг. 3), например, негативного электронного. Затем производитс засветка электронного резиста электронным лучом 8 различной интенсивности Ji и Зг, причем 3 П2 (фиг. 4). В местах, где произошла засветка электронным лучом с интенсивностью Ji, при про влении в слое резиста 7 образуетс сквозное окно 9, а там, где засветка с интенсивностью Ij - несквозное 10 с недоэкспонированным слоем 11 (фиг. 5). Далее проводитс операци травлени пленочных слоев, например, ионоплазменное . При этом отравливаетс также и слой резиста. Интенсивность экспонировани 3 выбираетс таким образом, чтобы непроэкспонированный слой 11 при проведении травлении сошел, образу сквозное окно 12 не раньше, чем протравитс слой 6 магнитом гкого материала (фиг. 6). Далее травление провод т до тех пор, пока не протравитс слои 4 проводника в сквозном окне 9, при этом в сквозном окне 12 глубина травлени достигает поверхности сло 4 проводника, протравив насквозь слой 5 изолирующего диэлектрика (фиг. 7). Толщина сло 7 резиста выбираетс таким образом, чтобы после всего
цикла травлени на поверхности оставалс
минимальный остаточный слой 13 резиста
(фиг. 7), который затем удал етс (фиг. 8).
Предлагаемый способ изготовлени ИС
на ЦМД включает в себ одну операцию по формированию маски резиста и одну Операцию травлени пленочных слоев. Это существенно упрощает технологический процесс изготовлени ИС, так как сокращаетс количество проводимых операций. За счет сокращени числа операций снижаетс также трудоемкость изготовлени ИС на- ЦМД, а также повышаетс качество изготавливаемых приборов и увеличиваетс процесс выхода годных.
Claims (2)
1. ШЕЕ Trans-Magn., V.MAG-13, 1977, № 5, р. 1370.
2. Патент Великобритании № 1507947, кл. Н 3 В, опублик. 1978 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802939578A SU902072A1 (ru) | 1980-06-09 | 1980-06-09 | Способ изготовлени интегральных схем на цилиндрических магнитных доменах |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802939578A SU902072A1 (ru) | 1980-06-09 | 1980-06-09 | Способ изготовлени интегральных схем на цилиндрических магнитных доменах |
Publications (1)
Publication Number | Publication Date |
---|---|
SU902072A1 true SU902072A1 (ru) | 1982-01-30 |
Family
ID=20901662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802939578A SU902072A1 (ru) | 1980-06-09 | 1980-06-09 | Способ изготовлени интегральных схем на цилиндрических магнитных доменах |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU902072A1 (ru) |
-
1980
- 1980-06-09 SU SU802939578A patent/SU902072A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2754396A1 (de) | Verfahren zum herstellen von duennfilmmustern | |
US5827775A (en) | Phase mask laser fabrication of fine pattern electronic interconnect structures | |
US3799777A (en) | Micro-miniature electronic components by double rejection | |
US3443944A (en) | Method of depositing conductive patterns on a substrate | |
EP0400791A3 (en) | Electronic device manufacture involving a pattern delineation step | |
US5200300A (en) | Methods for forming high density multi-chip carriers | |
GB1414947A (en) | Production of microscopically small metal or metal alloy circuit structures | |
SU902072A1 (ru) | Способ изготовлени интегральных схем на цилиндрических магнитных доменах | |
EP0178181A3 (en) | Methods for producing an aperture in a surface | |
US4001061A (en) | Single lithography for multiple-layer bubble domain devices | |
US3700445A (en) | Photoresist processing method for fabricating etched microcircuits | |
US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
JPH0222966B2 (ru) | ||
JPS57193031A (en) | Manufacture of mask substrate for exposing x-ray | |
KR100275372B1 (ko) | 회로기판 제조방법 | |
KR20040046702A (ko) | 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법 | |
KR20030074806A (ko) | 굵은 도체 패턴, 그리고 미세 도체 패턴을 포함하는적어도 하나의 영역을 갖는 배선기판을 제조하기 위한 방법 | |
EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
JP2001350269A (ja) | 半田印刷用マスクの製造方法 | |
JPH0353587A (ja) | レジストパターンの形成方法 | |
JPH01105538A (ja) | フォトレジストパターン形成方法 | |
KR930001301A (ko) | 반도체 패턴 형성방법 | |
JPS63292630A (ja) | 半導体素子の製造方法 | |
KR0124487B1 (ko) | 고집적 반도체소자의 미세 콘택 형성방법 | |
RU2040128C1 (ru) | Способ изготовления плат для гибридных интегральных схем |