Claims (2)
Цель изобретени - повышение надежности работы устройства. 3 С этой целью в делитель частоты следовани импульсов с переменным коэффициентом делени , содержащий два дешифратора, инвертор и первый и второй вентили, выходы которых соеданены соответственно со счетным и обнул ющим входами счетчика импульсов , разр дные выходы которого соединены с группой входов первого дешифратора, дополнительный вход которого соединен с выходом инвертора , вход которого подключен к первым входам первого и второго вентилей и входной шине, а выход - с первым входом триггера управлени , инверсный и пр мой выхода которого соединены с вторыми входами соответственно первого и второго вентилей, введены третий вентиль, дополнительный счетчик импульсов, элемент ЗАЛРЕ триггер контрол и элемент индикации вход которого соединен с инверсным выходом триггера контрол , пр мой выход которого соединен с первым входом третьего вентил , второй вход которого соединен с выходом второго вентил , с вторым входом триггера управлени , с обнул ющим входом дополнительного счетчика импульсов, счетный вход которого соединен с вы ходом первого вентил , а разр дные выходы - с группой входов второго дешифратора, выход которого соедине с первьм входом элемента ЗАПРЕТ, вт рой вход которого соединен с выходом первого дешифратора, а выход - с первым входом триггера контрол , вт рой вход которого соеданен с шиной запуска. На фиг, 1 представлена структурна схема устройства; на фиг. 2 временные диаграммы, по сн ющие его работу. Устройство содержит счетчик 1 им пульсов, дешифраторы 2 и 3, триггер 4 управлени , вентили 5-7, дополнительный счетчик 8 импульсов, элемент 9 ЗАПРЕТ, триггер 0 контрол , элемент 11 индикации, инвертор 12. На схеме обозначены соответственно входна шина, шина сброса, шина запуска и выходна шина 13-16. Устройство работает следующим об разом. Примем за рабочий положительный . Коэффициент делени установ лен равным 6. В исходном состо нии счетчики I и 8, а также триггер А управлени наход тс в нулевом состо нии при котором на второй вход вентил 5 поступает разрешающий потенциал от триггера 4, а на второй вход вентил 6 - запрещающий потенциал с того же триггера 4. При включении устройства триггер 10 контрол по шине 15 устанавливаетс в единичное состо ние, при котором работа вентил 7 разрешена. В услови х отсутстви сбоев счетчика 1 (см,фиг,2 - цикл без сбо ) последовательность импульсов через вентиль 5 поступает на счетный вход счетчика 1 (фиг,2а). В промежутке между 5 и 6-м входными импульсами импульс с выхода инвертора j 2 через дешифратор 2, выдел ющий 5-е от начала счета состо ние счетчика (в соответствии с выбранным коэффициентом делени и всегда меньше его на 1), переводит по входу (фиг.2б) триггер 4 в единичное состо ние. После этого разрешак ций потенциал поступает на второй вход второго вентил 6 (фиг.2в). Состо ние дешифратора 2 при этом не измен етс . Очередной 6-й входной импульс через вентиль 6 поступает на шину 14 (фиг.2г), а через открытый вентиль 7 - и на шину 16. Так как счетчик 8 работает синхронно со счетчиком 1, то по вление положительного сигнала на выходе дешифратора 3 (ф г.2д) совпадает с этим же сигналом на выходе дешифратора 2. Следовательно, сигнал с выхода дешифратора 3 запрещает через элемент 9 прохождение KopoTkoro импульса с первого входа триггера 4 (фиг.2б) и установочный импульс дл триггера 10 отсутствует (фиг.2е), т.е. триггер 10 при этом не измен ет своего первоначального состо ни (фиг.2з). Возникновение сбо в одном из счетчиков I или 8 приводит к искажению соответствующего цикла работы (см.фиг.2 - цикл со сбоем, при котором имел место сбой счетчика I с добавлением к счету равносильного ложного входного нмпульса)4 При этом цикл работы счетчика I будет искажен (укорочен) и следуюпшй выходной импульс делител будет П-й (фиг,2г), а не 12-й импульс из входной серии импульсов, как это было бы в отсутствие сбо . В этом случае импульс с выхода дешифратора 2 (фиг.2б) устанавливает не только триггер 4 в единичное состо ние, но и триггер 5 10 контрол через элемент 9 (фиг.2е в нулевое состо ние (фиг.2з), запре щающее прохождение выходного импуль са через вентиль 7 на щину 16. Это св зано с отсутствием на входе элем та 9 запрещающего сигнала с выхода дешифратора 3 (фиг.2д), так как счетчик 8 находитс в четвертом от начала счета состо нии, а не в 5-м, при котором счетчик 8 выставл ет за прещакиций сигнал. В дальнейшем работа счетчиков I и 8 снова синхронизируетс импульсом сброса с шины 14. Однако при этом выход 16 делител заблокирован, на что указьшает элемент 13 индикации. При необходимости восстановлени работы выхода 16 делител по шине I5 запуска подает соответствующий сигнал, устанавливаю щий триггер 10 контрол в первоначальное , исходное, единичное состо ние . На шину 14 выходные импульсы поступают непрерывно независимо от наличи или отсутстви сбоев делител . Данный делитель отличаетс возможностью контрол .результатов делени по достоверности. Это дает возможность вести, в частности, визуальный контроль за процессом выделени нужных, выбранных импульсов из серии входных импульсой. В зависимос ти от важности полученного результата возможны два режима работы: с аннулированием при возникновении ошибки результата (новый пуск устройства ) и с продолжением процесса делени , когда результат по достовер ности, несмотр на. сбои, соответствует поставленным требовани м по данному показателю. Следовательно , эффект от предложенного делител особенно ощутим при его использовании в устройствах с повышенными требовани ми к конечным результатам измерени , обработки, хранени , управлени и т.д. . 0 Формула изобретени Делитель частоты следовани импульсов с переменным коэффициентом делени , содержащий два дешифратора, инвертор и первый и второй вентили, выходы которых соединены соответственно со счетньм и обнул юпщм входами i счетчика импульсов, разр дные выходы которого соединены с группой входов первого дешифратора, дополнительный вход которого соединен с выходом инвертора, вход которого подключен к первым входам первого и второго вентилей и входной шине, а выход - с первым входом триггера управлени , инверсный и пр мой выходы которого соединены с вторыми входами соответственно первого и второго вентилей, отличающийс тем, что, с целью повышени надежнос.ти работы устройства, введены третий вентиль, дополнительный счетчик импульсов, элемент ЗАПРЕТ, триггер контрол и элемент индикации, вход которого соединен с инверсным выходом триггера контрол , пр мой выход которого соединен с первьм входом третьего вентил , второй вход которого соединен с выходом второго вентил , с вторым входом триггера управлени , с обнул ющим входом дополнительного счетчика ш пульсов, счетный вход которого соединен с выходом первого вентил , а разр дные выхо,ды - с группой входов второго дешифратора , выход которого соединен с первым вз4одом элемента ЗАПРЕТ, второй вход которого соединен с выходом первого дешифратора, а выход - с первым входом триггера контрол , второй вход которого соеданен с шиной запуска. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР М.47927, кл. Н 03 К 23/00, 1970. The purpose of the invention is to increase the reliability of the device. 3 For this purpose, a variable-division pulse frequency divider containing two decoders, an inverter and the first and second valves, whose outputs are connected respectively to the counting and zeroing inputs of the pulse counter, the bit outputs of which are connected to the input group of the first decoder, an additional the input of which is connected to the output of the inverter, the input of which is connected to the first inputs of the first and second valves and the input bus, and the output to the first input of the control trigger, inverse and direct output cat The first valve is connected to the second inputs of the first and second valves, a third valve is added, an additional pulse counter, a control element ZALRE and a display element whose input is connected to an inverse output of the control trigger, the direct output of which is connected to the first input of the third valve, the second input is connected with the output of the second valve, with the second input of the control trigger, with the zeroing input of the additional pulse counter, the counting input of which is connected to the output of the first valve, and the discharge outputs The holes are with the group of inputs of the second decoder, the output of which is connected to the first input of the BANNER element, the input of which is connected to the output of the first decoder, and the output is connected to the first input of the control trigger, the input of which is connected to the start-up bus. Fig, 1 shows a block diagram of the device; in fig. 2 time diagrams for his work. The device contains a pulse counter 1, a decoder 2 and 3, a control trigger 4, gates 5-7, an additional pulse counter 8, a BANNER element 9, a control trigger 0, an indication element 11, an inverter 12. The diagram denotes an input bus, a reset bus , launch bus and exit bus 13-16. The device works as follows. Take a working positive. The division factor is set to 6. In the initial state, the counters I and 8, as well as the control trigger A, are in the zero state, in which the second input of the valve 5 receives the enable potential from the trigger 4, and the second input of the valve 6 - the inhibitory potential from the same trigger 4. When the device is turned on, the control trigger 10 via the bus 15 is set to one in which the operation of the valve 7 is enabled. Under the conditions of the absence of failures of the counter 1 (see Fig 2, a cycle without failure), the sequence of pulses through the valve 5 enters the counting input of the counter 1 (Fig 2a). In the interval between the 5th and 6th input pulses, the pulse from the output of the inverter j 2 through the decoder 2, which separates the 5th from the start of counting, the state of the counter (in accordance with the selected division factor and always less than 1), translates to the input ( fig.2b) trigger 4 to one state. After this permission, the potential is fed to the second input of the second valve 6 (Figure 2b). The state of the decoder 2 does not change. The next 6th input pulse through valve 6 enters the bus 14 (fig.2g), and through the open valve 7 - onto the bus 16. Since counter 8 operates synchronously with counter 1, the appearance of a positive signal at the output of the decoder 3 ( f g.2d) coincides with the same signal at the output of the decoder 2. Therefore, the signal from the output of the decoder 3 prohibits the passage of the pulse KopoTkoro from the first input of the trigger 4 (fig.2b) through element 9 and the setting pulse for the trigger 10 is absent (fig.2e ), i.e. trigger 10 does not change its initial state (Fig. 2h). The occurrence of a failure in one of the counters I or 8 leads to a distortion of the corresponding cycle of operation (see Fig.2 - a cycle with a failure in which there was a failure of the counter I adding an equivalent false input pulse to the account) 4 distorted (shortened) and the next output pulse of the divider will be Nth (FIG. 2d), and not the 12th pulse from the input pulse train, as it would be in the absence of a fault. In this case, the pulse from the output of the decoder 2 (Fig. 2b) sets not only the trigger 4 to the one state, but also the trigger 5 10 control through the element 9 (Fig. 2e to the zero state (Fig. 2h), prohibiting the passage of the output pulse through the gate 7 to the tongue 16. This is due to the absence at input of element 9 of the inhibit signal from the output of the decoder 3 (fig.2d), since the counter 8 is in the fourth state from the beginning of the counting, and not in the 5th in which the counter 8 bridges the signal for the prescriptions. Further, the operation of the counters I and 8 again synchronizes the pulse m reset from the bus 14. However, the divider output 16 is blocked, indicated by the display element 13. If it is necessary to restore the work of the divider output 16, the launch bus I5 supplies the corresponding signal that sets the trigger 10 of the control to the initial, single state. On the bus 14, the output pulses are transmitted continuously regardless of the presence or absence of a divider failure. This divider is distinguished by the ability to monitor the results of the division by reliability. This makes it possible, in particular, to visually monitor the process of extracting the desired, selected pulses from a series of input pulses. Depending on the importance of the result obtained, two modes of operation are possible: with cancellation when a result error occurs (new device start) and with the continuation of the division process, when the result is reliable, despite. failures, meets the requirements for this indicator. Therefore, the effect of the proposed divider is especially noticeable when used in devices with increased requirements to the final results of measurement, processing, storage, control, etc. . 0 The invention The pulse frequency divider with a variable division factor, containing two decoders, an inverter and the first and second valves, the outputs of which are connected respectively to the input counter of the pulse counter, the output outputs of which are connected to the group of inputs of the first decoder, an additional input which is connected to the output of the inverter, the input of which is connected to the first inputs of the first and second valves and the input bus, and the output to the first input of the control trigger, inverse and direct in The outputs of which are connected to the second inputs of the first and second valves, respectively, characterized in that, in order to increase the reliability of the device, a third valve, an additional pulse counter, a BAN, trigger control and a display element, whose input is connected to the inverse trigger output, are introduced the control, the direct output of which is connected to the first input of the third valve, the second input of which is connected to the output of the second valve, to the second input of the control trigger, with the output terminal of the additional counter pulses, the counting input of which is connected to the output of the first valve, and the bit outputs, dy, to the group of inputs of the second decoder, the output of which is connected to the first side of the BAN element, the second input of which is connected to the output of the first decoder, and the output to the first input of the control trigger , the second input of which is connected to the launch bus. Sources of information taken into account in the examination 1. USSR author's certificate M.47927, cl. H 03 K 23/00, 1970.
2. Авторское свидетельство СССР №624371, кл. Н 03 К 23/00, 06. J2.76.2. USSR author's certificate No. 624371, cl. H 03 K 23/00, 06. J2.76.