SU898613A1 - Switching-over device - Google Patents

Switching-over device Download PDF

Info

Publication number
SU898613A1
SU898613A1 SU802926515A SU2926515A SU898613A1 SU 898613 A1 SU898613 A1 SU 898613A1 SU 802926515 A SU802926515 A SU 802926515A SU 2926515 A SU2926515 A SU 2926515A SU 898613 A1 SU898613 A1 SU 898613A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
bus
flop
flip
Prior art date
Application number
SU802926515A
Other languages
Russian (ru)
Inventor
Владимир Иванович Дронов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU802926515A priority Critical patent/SU898613A1/en
Application granted granted Critical
Publication of SU898613A1 publication Critical patent/SU898613A1/en

Links

Description

(St) ПЕРЕКЛЮЧАЮЩЕЕ УСТРОЙСТВО(St) SWITCHING DEVICE

Изобретение относитс  к автоматике и коммутационной технике.The invention relates to automation and switching technology.

Известны переключающие устройства , содержащие триггер и элементы И, ИЛИ и И-НЕ I.Known switching devices containing a trigger and the elements AND, OR, and AND-NOT I.

Недостатком этого устройства  вл етс  сложность конструкции.A disadvantage of this device is the design complexity.

Наиболее близким к предлагаемому  вл етс  переключающее устройство, содержащее 1К-триггер, нулевой выход котьорого соединен с первым входом первого элемента И, второй вход которого подключен к первой входной шине, а выход - к первому входу элемента ИЛИ, выход которого соединен с выходной шиной, а второй вход - с выходом второго элемента И, первый вход которого подключен к единичному выходу 1К-триггера, а второй вход - ко второй входной шине, а также элемент И-НЕ и элемент задержки 2.The closest to the present invention is a switching device containing a 1K trigger, the zero output is connected to the first input of the first AND element, the second input of which is connected to the first input bus, and the output to the first input of the OR element, the output of which is connected to the output bus and the second input - with the output of the second element And, the first input of which is connected to the unit output of the 1K-flip-flop, and the second input - to the second input bus, as well as the NAND element and the delay element 2.

Недостатком известного устройства  вл етс  сложность конструкции.A disadvantage of the known device is the complexity of the design.

Цель изобретени  - упрощение переключающего устройства.The purpose of the invention is to simplify the switching device.

Указанна  цель достигаетс  тем, что выход первого элемента И через ; элемент задержки соединен с первым входом элемента PL-HE, второй вход которого подключен к нулевому выходуThis goal is achieved by the fact that the output of the first element And through; the delay element is connected to the first input of the PL-HE element, the second input of which is connected to the zero output

и К-входУ 1К-триггера, а выход соединен с R-входом 1К-триггера, С- и I-входы которого подключены ко второй входной шине.and K-vnutru 1K-flip-flop, and the output is connected to the R-input of the 1K-flip-flop, the C and I inputs of which are connected to the second input bus.

На чертеже представлена функциональна  схема переключающего устройства .The drawing shows a functional diagram of the switching device.

Схема устройства содержит 1К-триггер 1, нулевой выход которого соеди10 нен с первым входом первого элемента И 2, второй вход которого подключен к первой входной шине 3, а выход к первому входу элемента ИЛИ 4, выход которого соединен с выходной щи15 ной 5, а второй вход - с выходом второго элемента И 6, первый вход которого подключен к единичному выходу 1К-триггера 1, а второй вход ко второй входной шине 7; выход The device circuit contains a 1K-flip-flop 1, the zero output of which is connected to the first input of the first element AND 2, the second input of which is connected to the first input bus 3, and the output to the first input of the element OR 4, the output of which is connected to the output pinch 5, and the second input - with the output of the second element And 6, the first input of which is connected to the unit output 1K-flip-flop 1, and the second input to the second input bus 7; output

20 элемента И 2 через элемент задержки 8 соединен с первым входом элемента И-НЕ 9, второй вход которого подключен к нулевому выходу и К-входу 1К-триггера 1, а выход соединен с 20 element AND 2 through the delay element 8 is connected to the first input of the element AND NOT 9, the second input of which is connected to the zero output and the K input of the 1K flip-flop 1, and the output is connected to

25 R-входом 1К-триггера, С- и 1-входы которого подключены ко второй входной шине 7.25 R-input 1K-flip-flop, C-and 1-inputs of which are connected to the second input bus 7.

Функционирование переключающего устройства осуществл етс  следующим The operation of the switching device is as follows.

30 образом.30 way.

На входные шины 3 и 7 поступают синхронные сигналы, Йначале основным каналом, обеспечивающим выдачу сигналов на выходную шину 5,  вл етс  входна  шина 3. Так как 1К-триггер 1 перед началом работы находитс  в исходном, нулевом состо нии, то сигнал , поступающий с нулевого выхода 1К-триггера 1, разрешает работу элемента И 2, а сигнал, поступающий с единичного выхода 1К-триггера 1, за .прещает работу элемента И 6. Следовательно , сигналы, поступающие на входную шину 3, через элемент И 2 и элемент ИЛИ 4 поступают на выходную шину 5. Сигнал с выхода элемента И 2 поступает также через элемент задержки 8 на вход элемента И-НЕ 9, который подготовлен к работе сигналом, поступающим с нулевого выхода IKтриггера 1, Сигнал с выхода элемента И-НЕ 9 поступает на R-вход 1К-триггера 1, запреща  переключение 1К-триггера 1 в единичное состо ние по заднему фронту сигнала, поступающего с входной шины 7 на его С- и 1-входы, так как элемент задержки 8 обеспечивает задержку сигнала, поступающего с выхода элемента И 2 на 1/2 длительности сигнала, поступающего по входной шине J. Следовательно, 1К-тригге 1 находитс  в нулевом состо нии, а на выходной шине 5 поступают сигналы приход щие по входной шине 3 до тех пор, пока по входной шине 3 пропадет Ж)т  бы один импульс. В Этом случае на выходе элемента И 2 сигнал отсутствует . Следовательно, он отсутствует на выходной шине 5 и на выходе элемента И-НЕ 9. В результате этого 1К-триггер 1 по заднему фронту сигнала , поступающего по входной шине 7 на С- и 1-входы 1К-триггера 1, переключаетс  в единичное состо ние, запреща  работу элементов И 2 и И-НЕ 9 и разреша  работу элемента И б. Очередной входной сигнал, поступающий по входной шине 7 через элемент И 6 и элемент ИЛИ 4, поступает на выходную шину 5. С этого момента основным каналом, обеспечивающим выдачу сигналов на выходную шину 5,  вл етс  входна  шина 7. При этом в 1К-триггере 1 по заднему фронту каждого входного сигнала, поступающего по входной шине 7, подтверждаетс  единичное состо ние, так как на R-вход 1К-триггера 1 поступает запрещающий сигнал с его нулевого выхода . Переключающее устройство обеспечивает нормальную работу и при несинхронном поступлении сигналов по входным шинам 3 и 7. Только в этом случае элемент задержки 8 должен обеспечивать задержку сигнала, поступающего с выхода элемента И 2 на 1/2 длительности сигнала, поступающего по входной шине 7.The input buses 3 and 7 receive synchronous signals. At the beginning, the main channel providing signals to the output bus 5 is the input bus 3. Since the 1K flip-flop 1 is in the initial, zero state before starting, the signal coming from the zero output of the 1K flip-flop 1 enables the operation of the AND 2 element, and the signal coming from the single output of the 1K-flip-flop 1 prevents the operation of the AND 6 element. Therefore, the signals entering the input bus 3 through the AND 2 element and the OR element 4 are fed to the output bus 5. The signal from the output element And 2 also goes through the delay element 8 to the input of the AND-HE element 9, which is prepared for operation by a signal coming from the zero output IK of the trigger 1, the signal from the output of the AND-HE element 9 is fed to the R input 1K-flip-flop 1, prohibiting the switching 1K- the trigger 1 to the unit state on the falling edge of the signal coming from the input bus 7 to its C- and 1-inputs, since the delay element 8 provides a delay of the signal coming from the output of the And 2 element by 1/2 the duration of the signal coming through the input bus J. Therefore, the 1K-trigger 1 is at zero with standing, and receives signals coming conductive by input bus 3 on output line 5 as long as the input on bus 3 disappears F) t to one pulse. In this case, the output element And 2 signal is missing. Consequently, it is absent on the output bus 5 and at the output of the NAND element 9. As a result, the 1K-flip-flop 1, on the falling edge of the signal coming through the input bus 7 to the C- and 1-taps of the 1K-flip-flop 1, switches to the unit state tion, prohibiting the operation of the elements 2 and and-NOT 9 and allowing the operation of the element b. The next input signal coming through the input bus 7 through the element 6 and the element 4 or 4 is fed to the output bus 5. From this point on, the main channel providing signals to the output bus 5 is the input bus 7. At the same time, the 1K flip-flop 1, the falling edge of each input signal on the input bus 7 is confirmed to be one, since the R input of the 1K flip-flop 1 receives a inhibitory signal from its zero output. The switching device ensures normal operation and with non-synchronous input of signals through the input buses 3 and 7. Only in this case, the delay element 8 must ensure the delay of the signal coming from the output of the And 2 element by 1/2 the duration of the signal coming through the input bus 7.

S Таким образом, предлагаема  конструкци  переключающего устройства проще по сравнению с известной.S Thus, the proposed design of the switching device is simpler than the known one.

Claims (1)

1.Авторское свидетельство СССР1. USSR author's certificate № 490267, кл. Н 03 К 17/00, 14.08.-72 .Авторское свидетельство ССг № 572925, кл. Н 03 К 17/00, 30.0, . (прототип).No. 490267, cl. H 03 K 17/00, 14.08.-72. Author's certificate of SSg No. 572925, cl. H 03 K 17/00, 30.0,. (prototype). 7/г7 / g
SU802926515A 1980-05-20 1980-05-20 Switching-over device SU898613A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802926515A SU898613A1 (en) 1980-05-20 1980-05-20 Switching-over device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802926515A SU898613A1 (en) 1980-05-20 1980-05-20 Switching-over device

Publications (1)

Publication Number Publication Date
SU898613A1 true SU898613A1 (en) 1982-01-15

Family

ID=20896456

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802926515A SU898613A1 (en) 1980-05-20 1980-05-20 Switching-over device

Country Status (1)

Country Link
SU (1) SU898613A1 (en)

Similar Documents

Publication Publication Date Title
SU898613A1 (en) Switching-over device
SU1048478A1 (en) Device for majority sampling of asynchronous signals
SU817995A1 (en) Device for separating pulse train videopulses into separate channels
SU940288A1 (en) Device for monitoring multichannel generator pulses
SU690617A1 (en) Pulse shaper
SU847504A1 (en) Device for obtaining difference frequency of pulses
SU1277367A1 (en) Device for time separation of two pulse signals
SU694855A1 (en) Data input device
SU860297A1 (en) Synchronizing device
SU978337A1 (en) Versions of device for obtaining difference frequency of pulses
SU647681A1 (en) Multichannel information input arrangement
SU750468A1 (en) Pulse synchronising device
SU668540A1 (en) Pulse shaper
SU1403353A1 (en) Device for extracting first and last pulses of series
SU1339899A1 (en) Decoder checking device
SU961153A2 (en) Redundancy flip-flop frequency divider
SU1059574A1 (en) Two-input priority device
SU978342A1 (en) Switching device
SU669350A1 (en) Information input arrangement
SU723768A1 (en) Device for tolerance monitoring time intervals between pulses
SU741441A1 (en) Pulse synchronizing device
SU658739A1 (en) Pulse distributor
SU1091162A2 (en) Priority block
SU879776A1 (en) Pulse distributor
JPS6453651A (en) By-pass device