Claims (2)
IS два синхронных триггера, коммутатор и в котором перва и втора входные шины соединены попарно с S и R входами первого синхронного триггера, треть и четверта входные шины соеди20 негел попарно с S и R входами второго синхронного триггера, инверсные первого и второго синхронных триггеров соединешл попарно со входами первой группы входов KO fyTaTopa, пр мые выходы первого и второго син хронных триггеров соединены попарно со входами второй группы входом коммутатора , п та входна шина соединена с синхровходами первого и второго синхронных триггеров, введен асинхронный триггер, при этом перва вход на шина соединена со шходом первой группы входов коммутатора, втора входна шина сбединена со входом второй группы входов коммутатора, треть входна шина соединена со входам третьей группы, а четверта входна шина соединена со входом четвертой груп пы входов коммутатора.Инверсный выход первого синхронного триггера х1оединен со входом четвертой группы, ингерсный выход второго синхронного триг гера соединен со входом третьей группы входов коммутатора пр мой выход первого синхронного трипера соединен со входом третьей группы входов, а пр мой выход второго синхронного триггера соединен со входом четвертой гругигы входов коммутатора, шеста входна шина соединена с S-входом асинхронного триггера седьма входна шина соединена со входом каждой группы R-входов асинхронного триггера, входы первой Группы R-входов соединены попарно с первой и третьей входными шинами и с пр мыми вьпсодами обоих синхронных триггеров, входы второй группы R -входов асинхронного триггера соединены попарно с первой и четвертой входными шинами, с пр М1э1м выходом первого и инверсным выходом второго синхронного триггера, входы третьей группы R-вхрдрв асинхронного триггера соединень попарно со второй и третьей входными шинами, и инверсным выходом первого и пр мым выходом второго синхронного триггера входы четвертой группы К-входов аси хронного триггера соединены попарно со второй и четвертой входными шинами и с инверсными выходами обоиз син хронных триггеров, инверсный выход асинхронного триггера соединен с п той входной шиной. На фиг. 1 изображена функциональна схема устройства синхоонизапии; на фиг. 2 и 3 - временные диаграммы работы известнсрго устройства: Устройс гво 1 синхронизации содерж первый синхронный триггер 2. второй синхронный триггер 3, ком1чгутатср 4, , содержащий группу 5 со входами 6 и 7 и группу 8 со входами 9 и 10, выход 11 коммутатора входные шины 12-16, выходную шину 17. Кроме того, группа 5 коммутатора содержит вход 18, а rpvn па 8 - вход 19, Коммутатор содержит дополнительную группу 20 со входами 21-23 и группу 24 со входами 25-27. Входна шина 12 соединена со входом 18 группы 5 коммутатора, входна шина I3 соединена со входом 9 группы 8 коммутатора, входна шина 14 соединена со входом 21 группы 20 коммутатора, входна шина 15 соединена со входом 27 группы 24 коммутатора. Вход 22 группы 20 коммутатора соединен с пр мым выходом триггера 2, вход 23 той же группы коммутатора соединен с инверсным выходом триггера 3, вход 25 группы 24 коммутатора соединен с пр мым выходом триггера 3 вход 26 ч той же группы коммутатора соединен с инверсным выходом триггера 2. Функпионирование устройства синхронизации по сн етс временной диаграммой Лиг. 2 . При сигнале запуска равном логической единипе на выходной шине 16, начина с момента времени ig триггеры 2 и 3 переключаютс ПРИ поступле}1ии на входы S R входных сигналов с шин 12, 13 15. На выходной шине 17 устройства синхронизации импульсы отсутствуют, так как.результирующие сигналы всех групп 5,8,20,24 коммутатора 4 равны логическому НУЛЮ, т.е. группы входов коммутатора закрыты г дл прохождени любого из вход1й 1Х сигналов с шин 12-15 на выходную шину 17 ( до момента времени t). В моменты времени t. и t-, переключаетс триггер 2 - Пусть сигнал запуска , поступающий по шиче 16, измен етс , в этот же промежуток времени и становитс равным О. В этом случае может ПРОИЗОЙТИ вышерассмотренна ситуаци , при которой триггер 2 переключаетс , а затем самопроизвольно вернетс в первоначальное состо кие , в котором он находилс до момента времени t. На выходной шике 17 устройства синхронизации укороченного импульса не будет, так как группа входов 24 закрыта сигналом О на входе 27 от входного сигнала с шины 15 до момента времени группы входов 5 и 24 коммутатора закрыты сигналами О, на входах 7 и 23 соответственно с ин58 версного вылода триггера 3 до момента времени t (пунктирна лини ) а группа входов 8 закрыта сигналом О, на входе 19 от входного сигнала с шины 13 до момента времени t. Поэтом- ,,если триггер 2 повторно измен ет свое состо ние после момента вре мени в коммутаторе будет выбрана группа 24 дл прохождени входного сигнала с пшны 15 и с момента времени на выходной шине 17 устройства синхронизации по витс первьм синхроимпульс серии (пунктирна лини ), равньй по длительности входному сигналу . В случае, если триггер 2 не измен ет свое состо ние после момента времени t/j, то в коммутаторе будет выбрана группа входов 8 дл прохождени входного сигнала с шины 13 и с момента времени tg- на выходной шине17 устоойства cи rxpoнизaции по вл етс первый синхроимпульс серии (сплошна лини ) равный по длительности входному сигналу. Рассматрива другие моменты времени поступлени разрешак дего сигнала на входной шине 16 устройства синхронизации , можно убедитьс , что выбор группы входов коммутатора дл про хождени входного сигнала с шин 12 или 14 на выходную шину 17 определ етс только состо нием выходов триггеров 2 и 3 и аналогичен рассмотренному вьш1е примеру. Длительность первого синхроимпульса серии при этом равна длительности входного импульса устройства. Таким образом, устройство синхронизации обеспечивает сохранение длительности первого импульса серии. Устройство синхронизации 1 содержит также входные шины 28-30, асинхронный триггер 31 с пр мым выходом и инверсным выходом. Триггер 31 содержит первую 32, вторую 33, третьего 34 и четвертую 35 группы R-входов. Входна шина 29 соединена с S-входом триггера 3I, шина 30 соединена со входом каждой группы . Входы первой группы 32 соединены попарно с первой 12 и третьей 14 входными шинами и пр мыми выходами обоих синхронных триггеров 2 и 3, Входы второй группы 33 соединены попарно с первой 12 и четвертой 15 входными шинами, с пр мым и инверсным выходом соответственно первого 2 и второго 3 синхронного триггеров. Входы третьей группы 34 соедине ы попарно со второй 13 и третьей 14 входными шинами, с инверсным 76 и пр мым выходом соответственно 2 и 3 синхронных триггеров. Входы четвертой группы 35 соедине1гы попарно со второй 13 и четвертой 15 входными штнами и инверсными выходами обоих синхронных триггеров 2 и 3. Инверсный выход триггера 31 соединен с п той входной шиной 16 устройства синхронизации . Функционирование устройства синхронизации дополнительно по сн етс временной диаграммой, приведенной на фиг.З. В исходном состо нии(момент времени t) при сигнале запуска О на входной шине 29 на инверсном вы- ходе триггера 31 устанавливаетс сигнал 1, пост.ттающий на синхровходы триггеров 2 и 3, которые переключаютс под воздействием входных сигналов устройства, В момент времени t, на входную шину 29 поступает сигнал запуска 1, а на ишну 30 сигнал О в момент времени tn , поступающий на входы всех R-rpynn 32-35 триггера 31 и вызываюнцш измене1П1е инверсного .выхода из состо ни 1 в О - запрещающее состо шш, при этом происходит остановка триггеров 2 и 3. В этот же момент времени происходит выбор одной из входов коммутатора 4 дл прохождени входных импульсов на выход устройства синхронизации . Одновременно с остановкой триггеров 2 и 3 происходит предварительный выбор одной из групп R -входов триггера 31. В момент времени оканчиваетс сигнал запуска 1 на шине 29, а на шине 30 по вл етс сигнал 1. Однако триггер 31 своесосто ние не мен ет в этот моме-нт времени , так как результирукл1щй сигнал на входах всех группы 32-35 до момента времени ti равен значению О. В момент времени tj результирующий сигнал на входах группы 33 и 34 триггера 31 становитс равным 1 сигналы 1 со входных шин 12, 15 ч 30 устройства, с выходов триггеров 2 и З) и триггер 31 мен ет свое состо ние, в момент времени t на Инверсном выходе устанавливаетс сигнал 1, который разрешает снова переключатьс триггерам 2 и 3 ог входных сигналов момент времени tj). На выходе устойства синхронизации прекращаетс сеи синхроимпульсов, причем последИЙ синхроимпульс по ДЛИТ€1ЛЬНОСТИ сегда равен последнему входному имульсу , так как практически момент окончани этого импульса определ ет момент изменени состо ни триггера 31. На фиг. 3 штрихами показаны возможные моменты времени изменени разрешающего сигнала на шине 28, однако независимо от начала этого момента сигнал на инверсном выходе триггера измен ет свое состо ние толь ко в момент времени ts . ПЬэтому момент окончани серии синхроимпульсов начинаетс не с момента поступлени запрещающего сигнала на шине 29, а с момента изменени состо ни инверсного выхода триггера 31, что и обеспечивает сохранение длительности последнего синхроимпульса серии. Таким образом, предлагаемое устройство в отличие от известного обеспечивает сохранение длительности перBoio и последнего импульса в серии при сохранении длительности синхронизации (прив зки) равной половине периода следовани синхроимпульсов о начала сигнала запуска. Формула изобретени Устройство синхронизации, содержащее входные и выходные шины, два синхронных триггера, коммутатор в котором перва и.втора входные шины соединены попарно с S и R вхо дами первого синхронного триггера, треть и четверта входные шины соединены -попарно с S и R входами вто рого синхронного триггера, инверсные выходы первого и второго синхронных .триггеров соединены попарно со входа ми первой группы входов коммутатора, пр мые выходь5 первого и второго, синхронных триггеров соединены попарно со входами второй группы входов коммутатора , п та входна шина соедине на с синхровходами обоих синхронных триггеров, отличающеес тем, что, с целью сохранени длитель ности первого и последнего импульса серии, в него введен асинхронный три . гер, при этом перва входна шина 8 8 соединена со входом первой группы входов коммутатора, втора входна шина соединена со входом второй группы входом коммутатора, треть входна шина соединена со входом третьей группы, а четверта входна шина соединена со входом четвертой группы входов коммутатора, инверсный выход первого синхронного триггера соединен со входом четвертой группы, инверсньй выход второго синхронного триггера соединен со входом третьей группы входов коммутатора, пр мой выход первого синхронного триггера соединен со входом третьей группы входов, а пр мой выход второго синхронного триггера соединен со входом четвертой группы входов коммутатора, причем шеста входна шина .соединена с R-BXO дом аскнхронно.го триггера, седьма входна шина соединена со входом каждой группь iR-входов асинхронного триггера, входы первой группы R-BXOдов которого соединены попарно-с первой и третьей входныг и шинами и с пр мьв и выходами первого Ивторого с синхронных триггеров, входы второй группы R-входов асинхронного триггера соединены попарно с первой и четвертой входными шинами, с пр мым выходом первого и инверсным выходом второго синхронного триггера, входы третьей группы R-входов асинхронного триггера соединены попарно со второй и третьей входными шинами и инверсным ;зыходом первого и пр мым выходомвторого синхронного триггера, входы четвертой группы R-входов асинхронного триггера соединены попарно со второй и четвертой входными шинами и с инверсными выходами обоих синхронных триггеров, ннверсный вьпсод асинхронного триггера соединен с п той входной шиной. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 478429, кл. G 06 F 1/02, 1973. IS two synchronous triggers, a switch and in which the first and second input buses are connected in pairs with the S and R inputs of the first synchronous trigger, the third and fourth input buses connect 20 in pairs with the S and R inputs of the second synchronous trigger, the inverse of the first and second synchronous triggers connect in pairs the inputs of the first group of inputs KO fyTaTopa, the direct outputs of the first and second synchronous triggers are connected in pairs with the inputs of the second group by the input of the switch, the fifth input bus is connected to the synchronous inputs of the first and second synchronous t asynchronous trigger, the first input to the bus is connected to the gateway of the first group of inputs of the switch, the second input bus is connected to the input of the second group of inputs of the switch, the third input bus is connected to the inputs of the third group, and the fourth input bus is connected to the input of the fourth group switch inputs. The inverse output of the first synchronous trigger is connected to the input of the fourth group, the ingress output of the second synchronous trigger is connected to the input of the third group of inputs of the switch, the direct output of the first the synchronous tripper is connected to the input of the third group of inputs, and the direct output of the second synchronous trigger is connected to the fourth input of the switch inputs, the pole input bus is connected to the S input of the asynchronous trigger, the seventh input bus is connected to the input of each group of the R inputs of the asynchronous trigger, inputs of the first input Groups of R-inputs are connected in pairs with the first and third input buses and with direct outputs of both synchronous triggers, the inputs of the second group of R-inputs of the asynchronous trigger trigger are connected in pairs with the first and fourth inputs busses, with M1e1m direct output of the first and inverse output of the second synchronous trigger, inputs of the third group of R-vhrdrv asynchronous trigger connections in pairs with the second and third input buses, and inverse output of the first and direct outputs of the second synchronous trigger of the fourth group of K-inputs of asi the chronical trigger is connected in pairs with the second and fourth input buses and with the inverse outputs of the synchronous triggers; the inverse output of the asynchronous trigger is connected with the fifth input bus. FIG. 1 shows a functional diagram of the device synchoonisapia; in fig. 2 and 3 - timing diagrams of operation of the known device: Device 1 synchronization contains the first synchronous trigger 2. The second synchronous trigger 3, group 4, containing group 5 with inputs 6 and 7 and group 8 with inputs 9 and 10, output 11 of the switch input bus 12-16, output bus 17. In addition, switch group 5 contains input 18, and rpvn pas 8 - input 19, the switch contains an additional group 20 with inputs 21-23 and group 24 with inputs 25-27. Input bus 12 is connected to input 18 of switch group 5, input bus I3 is connected to input 9 of switch group 8, input bus 14 is connected to input 21 of switch group 20, input bus 15 is connected to input 27 of switch group 24. Input 22 of switch group 20 is connected to the forward output of trigger 2, input 23 of the same switch group is connected to inverse output of trigger 3, input 25 of switch group 24 is connected to direct output of trigger 3 on input 26 of the same switch group connected to inverse trigger output 2. Functional synchronization of the synchronization device is explained in the League time diagram. 2 When the trigger signal is equal to the logical unit on the output bus 16, starting from the moment of time ig triggers 2 and 3 switch when it arrives} 1 to the SR inputs of the input signals from buses 12, 13 and 15. On the output bus 17 of the synchronization device, there are no pulses, because the resulting the signals of all groups 5,8,20,24 of switch 4 are equal to logical ZERO, i.e. The switch input groups are closed for any one of the input 1X signals from the buses 12-15 to the output bus 17 (until time t). At times t. and t-, trigger 2 is triggered. Let the trigger signal, which is more than 16 wide, change, at this time interval and become equal to 0. In this case, the above situation can occur, in which trigger 2 switches and then spontaneously returns to the original the state in which he was in until time t. On the output bus 17 of the synchronization device, the shortened pulse will not be, since the group of inputs 24 is closed with the signal O at input 27 from the input signal from bus 15 until the time of the group of inputs 5 and 24 of the switch are closed with signals O, at inputs 7 and 23 respectively of trigger trigger 3 up to time point t (dotted line) and group of inputs 8 is closed by signal O, at input 19 from the input signal from bus 13 until time point t. Therefore, if trigger 2 re-changes its state after time, the group 24 will be selected in the switch to pass the input signal from pin 15 and from the time on the output bus 17 of the synchronization device, the first sync pulse (dotted line) equal in duration to the input signal. In case the trigger 2 does not change its state after the time point t / j, then the switch group 8 will be selected for passing the input signal from the bus 13 and from the time tg- on the output bus 17 of the rf and the downconverter appears series sync pulse (continuous line) equal in duration to the input signal. Considering other moments of the arrival of the resolving signal on the input bus 16 of the synchronization device, it can be verified that the selection of the switch input group for passing the input signal from the bus 12 or 14 to the output bus 17 is determined only by the state of the outputs of the flip-flops 2 and 3 and is similar to For example. The duration of the first sync pulse in this series is equal to the duration of the input pulse of the device. Thus, the synchronization device ensures the preservation of the duration of the first pulse of the series. Synchronization device 1 also contains input buses 28-30, an asynchronous trigger 31 with a direct output and an inverse output. The trigger 31 contains the first 32, second 33, third 34 and fourth 35 groups of R-inputs. The input bus 29 is connected to the S-input of the trigger 3I, the bus 30 is connected to the input of each group. The inputs of the first group 32 are connected in pairs with the first 12 and third 14 input buses and direct outputs of both synchronous triggers 2 and 3. The inputs of the second group 33 are connected in pairs with the first 12 and fourth 15 input buses, with the direct and inverse output respectively of the first 2 and second 3 synchronous triggers. The inputs of the third group 34 are connected in pairs with the second 13 and the third 14 input buses, with inverse 76 and direct output, respectively, 2 and 3 synchronous triggers. The inputs of the fourth group 35 are connected in pairs with the second 13 and fourth 15 input pins and the inverse outputs of both synchronous triggers 2 and 3. The inverse output of the trigger 31 is connected to the fifth input bus 16 of the synchronization device. The operation of the synchronization device is further illustrated by the timing diagram shown in FIG. In the initial state (time t), when the start signal O on the input bus 29 on the inverse output of the trigger 31 is set, the signal 1 is applied to the synchronous inputs of the trigger 2 and 3, which are switched by the input signals of the device, At the time t , the input bus 29 receives the start signal 1, and the signal 30, O, at the time tn, arrives at the inputs of all R-rpynn 32-35 flip-flops 31 and causes a change in the inverse output from 1 to O — the inhibiting state at the same time, the triggers 2 and 3 stop. At the same time, One of the inputs of the switch 4 is selected to pass the input pulses to the output of the synchronization device. Simultaneously with the stopping of the flip-flops 2 and 3, one of the groups of R-inputs of the trigger 31 is pre-selected. At the moment of time, the start signal 1 on bus 29 ends, and on bus 30 signal 1 appears. However, the trigger 31 does not change the status time-moment, since the resultant signal at the inputs of all groups 32-35 before time ti is equal to value O. At time tj, the resultant signal at inputs of group 33 and 34 of trigger 31 becomes equal to 1 signal 1 from input buses 12, 15 hours 30 devices, from the outputs of the flip-flops 2 and 3) and the trigger 31 changes its In its state, at time t, a signal 1 is set at the Inverse output, which permits switching to triggers 2 and 3 of the input signals again at time tj). At the output of the synchronization device, the sync pulses stop, and the last sync pulse is always equal to the last input pulse, since practically the end time of this pulse determines the instant of the state change of the trigger 31. In FIG. The 3 bars show the possible instants of the change in the resolution signal on bus 28, however, regardless of the beginning of this moment, the signal at the inverse output of the trigger changes its state only at the time ts. This moment of the end of a series of sync pulses does not start from the moment the inhibit signal arrives on bus 29, but from the moment of changing the state of the inverse output of trigger 31, which ensures that the duration of the last sync pulse persists. Thus, the proposed device, in contrast to the known, ensures the preservation of the duration of the first Boio and the last pulse in the series while maintaining the synchronization duration (reference) equal to half the period of the clock pulse on the start of the trigger signal. The invention of the synchronization device, which contains input and output buses, two synchronous trigger, a switch in which the first and second input buses are connected in pairs with S and R inputs of the first synchronous trigger, the third and fourth input buses are connected -pair with S and R inputs synchronous trigger, the inverse outputs of the first and second synchronized .triggers are connected in pairs with the inputs of the first group of inputs of the switch, the direct outputs5 of the first and second, synchronous triggers are connected in pairs with the inputs of the second group of inputs a switch, etc. that the input bus is connected to a clock terminal of both flip-flops synchronized, characterized in that, in order to maintain a duration of the first and last pulse of the series, has entered the asynchronous three. ger, while the first input bus 8 8 is connected to the input of the first group of inputs of the switch, the second input bus is connected to the input of the second group by the input of the switch, the third input bus is connected to the input of the third group, and the fourth input bus is connected to the input of the fourth group of inputs of the switch, inverse the output of the first synchronous trigger is connected to the input of the fourth group, the inverse output of the second synchronous trigger is connected to the input of the third group of inputs of the switch, the direct output of the first synchronous trigger is connected to About the input of the third group of inputs, and the direct output of the second synchronous trigger is connected to the input of the fourth group of inputs of the switch, the pole input bus is connected to the R-BXO house of the asynchronous trigger, the seventh input bus is connected to the input of each group of the iR inputs of the asynchronous trigger The inputs of the first group of R-BXOs of which are connected in pairs with the first and third inputs and buses and with the direct and output of the first Ivtoroy from synchronous triggers, the inputs of the second group of R inputs of the asynchronous trigger are connected in pairs with the first and fourth inputs buses, with direct output of the first and inverse output of the second synchronous trigger, inputs of the third group of R-inputs of the asynchronous trigger are connected in pairs with the second and third input buses and inverse, the output of the first and direct output of the second synchronous trigger, inputs of the fourth group of R-inputs of asynchronous the trigger is connected in pairs with the second and fourth input buses and with the inverse outputs of both synchronous triggers, the vertical output of the asynchronous trigger is connected to the fifth input bus. Sources of information taken into account in the examination 1, USSR Author's Certificate No. 478429, cl. G 06 F 1/02, 1973.
2.Авторское свидетельство СССР 236518, кл. Н 03 К 5/00, 1969.2. Authors certificate of the USSR 236518, cl. H 03 K 5/00, 1969.
(pat.f(pat.f