SU892715A1 - Parallel pyramidal counter-decoder of quantity of unities in n-digit binary code - Google Patents
Parallel pyramidal counter-decoder of quantity of unities in n-digit binary code Download PDFInfo
- Publication number
- SU892715A1 SU892715A1 SU802922362A SU2922362A SU892715A1 SU 892715 A1 SU892715 A1 SU 892715A1 SU 802922362 A SU802922362 A SU 802922362A SU 2922362 A SU2922362 A SU 2922362A SU 892715 A1 SU892715 A1 SU 892715A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- decoder
- binary code
- counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
II
Изобретение относитс к вычислительной технике и предназначено дл выполнени операции параллельного подсчета-дешифрации количества единиц в п -разр дном двоичном коде.The invention relates to computing and is intended for performing a parallel counting-decoding operation on the number of units in the n-bit binary code.
Известно устройство дл подсчета-дешифрации количества импульсов на основе регистра сдвига. В этом устройстве подсчитываемые импульсы подаютс на тактирующие входы рет гистра сдвига, в нулевой разр д которого записана единица. При подаче на его входы k импульсов, эта единица продвигаетс в k-тый разр д, чем обеспечиваетс подсчетдешифраци количества поступающих импульсов l}.A device for counting and deciphering the number of pulses based on a shift register is known. In this device, counted pulses are applied to the clock inputs of the shift register, in the zero bit of which one is recorded. When k pulses are applied to its inputs, this unit advances to the kth bit, which ensures counting the decoding of the number of incoming pulses l}.
Недостатком известного устройства вл етс невозможность использовани его дл подсчета-дешифрации количества импульсов в параллельных каналах, так как возникает необходимость разворота их в последовательные импульсы, что требует дополнительных затрат времени и оборудовани .A disadvantage of the known device is the impossibility of using it for counting-deciphering the number of pulses in parallel channels, as it becomes necessary to turn them into successive pulses, which requires additional time and equipment.
Наиболее близким по технической сущности к. предлагаемому вл етс пирамидальный п- русный дешифратор, в каждом k -том русе которого ныветс 2 двухвходовых элементов И. Одни входы смежных нечетных (т) и четных (m+l) элементов И k-го руса подключены соответственно к единич ным и к нулевым входам соответствующих русов. Вторые входы этих эле ,,VM+TThe closest in technical essence to the proposed is a pyramidal stranded decoder, in each k-th floor of which there are 2 two-input elements I. Some of the inputs of adjacent odd (t) and even (m + l) elements And the k-th are connected respectively, to the single and zero inputs of the respective Rus. The second inputs of these ale, vm + t
ментов И подключены к выходам -- элементов М (К-1) то руса. При этом cops And connected to the outputs - the elements of M (K-1) then Russ. Wherein
вл ютс также входы первого руса его выходами .also the inputs of the first rus are its exits.
Известное устройство может быть .использовано дл подсчета-дешифрации количества единиц в п-разр дных двоичных кодах, если его выходы дл всех входных кодов с одинаковым количеством единиц объединить элементами ИЛИ. Общие затраты количества диодов определ ютс выражениемA known device can be used to calculate and decipher the number of units in n-bit binary codes if its outputs for all input codes with the same number of units are combined with OR elements. The total cost of the number of diodes is determined by the expression
()t2r(S )-2l() t2r (S) -2l
К 0LVK:O / JНедостатком известного устройства вл етс недостаточно высока надежность , так как при повышении разр дности значительно возрастает количество диодов. K 0LVK: O / J The disadvantage of the known device is that the reliability is not high enough, since the number of diodes increases significantly with increasing bit depth.
Цель изобретени повьшение надежности за счет упрощени устройства .The purpose of the invention is to increase reliability by simplifying the device.
Поставленна цель достигаетс тем, что в параллельном пирамидальном счетчике-дешифраторе количества единиц в п-разр дном двоичном коде, содержащий в первом, втором,...., п-ом русе, соответственно 0,4,6,...,; 2 п двухвходовых элементов И, причем в ка щом k-TOM русе первые входы нечетных и вторые входы четныхThe goal is achieved by the fact that in a parallel pyramidal counter-decoder the number of units in the n-bit binary code, containing in the first, second, ..., nth Russe, respectively, 0,4,6, ...,; 2 n two-input elements I, and in each k-TOM floor the first inputs are odd and the second inputs are even
элементов И подключены соответственно к нулевому и единичному входам этого русаJ второй и первый входы первого и второго (2k-1) -его и 2kтого элементов Н подключены соответственно к первому и k- тому выходам (k-l) -го руса, выходы первого и 2k -того элементов И подключены к выходам устройства, выходы второго и третьего,..., (2k-2)-го и (214-1)Ъо элементов И через двухвходовыё элементы ИЛИ подключеньР к выходам . гстройства, второму и первому входам соответственно третьего и четвертое / го,..,, (2k -3) -го и (2k -2) -го элементов И..elements And are connected respectively to the zero and single inputs of this Russa the second and first inputs of the first and second (2k-1) -th and 2k elements of H are connected respectively to the first and k-th outputs of the (kl) -th Rus, outputs of the first and 2k - Moreover, the AND elements are connected to the device outputs, the outputs of the second and third, ..., (2k-2) -th and (214-1) elements of the AND elements through the two-input elements OR the connection to the outputs. The second and first inputs of the third and fourth / go, respectively, ,, ,, (2k -3) -th and (2k -2) -th elements, And ..
На чертеже представлена схема параллельного пирамидального счетчи-; ка-дешифратора количества единиц в п-разр дном двоичном коде. .The drawing shows a diagram of a parallel pyramidal counter; ka decoder the number of units in the p-bit binary code. .
Устройство содержи единичные вхо.ды 1, нулевые входы 2, элементы 3 И, элементы 4 ИЛИ, выходы 5 устройства.The device contains single inputs 1, zero inputs 2, elements 3 AND, elements 4 OR, outputs 5 of the device.
Входы нечетных элементов И У-i каждого руса подключены к нулевымThe inputs of the odd elements and Yi of each tus are connected to zero
входам своего руса, входы четных the inputs of your rus, the inputs are even
И-( . .And- (.
элементов Иelements and
Чкаждого русаChkazhdogo Rus
подкл очены к единичным входам своего русй. Другие входы с.межных элемен-тов И нечетных --.л -- и.четных podkl ocheny to individual inputs of their Rusy. Other inputs of adjacent elements And odd -. L - and. Odd
4НЯ -1 подключены к - л . -j выходам4ND -1 connected to - l. -j outs
(k-1) - руса. Выходы первого и последнего t2k-oro)-элементов 3 непосредственно , а второго, третьего,..., (2k Ч) -его элементов 3 через элементы 4 подключены к входам (k+l)-ero руса и выходам k-ого руса.(k-1) - Russ. The outputs of the first and last t2k-oro) -elements 3 directly, and the second, third, ..., (2k ×) of its elements 3 through elements 4 are connected to the inputs of (k + l) -ero rus and the outputs of the k-th rus .
Устройство работает следукнцим образом .The device works in the following way.
Каждый g -ый выход k -ого руса подключен к двум, управл емым единичным и нулевым входам, (k+1) -ого руса, (2д-1)-ому и 2д -ому элементам 3, а выходы этих элементов непосредственно (первый и последний) и через элемент 4 подключены соответственно к д-ому и 9+1-ому выходам (k+l) -ого руса, и если д-ый выход k -ого руса возбужден в единичное состо ние, оно передаетс на д-ый или (g+l) - выходы k-ого руса и вы ход устройства. Соответственно при возбуждении в единичное состо ние нулевого или единичного входа {k+})-oro руса, оно передаетс (2д-1)-ому и 2д-ому элементам 3(k+l) оро руса. Входы первого руса одновременно вл ютс и их выходами и на одном из них об зательно имеетс единична комбинаци .Each g-th output of the k-th russ is connected to two, controlled single and zero inputs, (k + 1) -th rus, (2d-1) -th and 2d -th elements 3, and the outputs of these elements directly (the first and last) and through element 4 are connected respectively to the d-th and 9 + 1-th outputs of the (k + l) -th rus, and if the d-th output of the k-th russ is excited in one state, it is transmitted to the d- or (g + l) are the outputs of the k-th Rus and the output of the device. Accordingly, when excited to the single state of the zero or single input {k +}) - oro of the rus, it is transmitted to the (2d-1) th and 2d-th elements of the 3 (k + l) ororus. The inputs of the first Russ are at the same time their outputs and on one of them there is necessarily a single combination.
Таким образом.введение в предлагаемое устройство дополнительных элементов ИЛИ и описанньпс св зей позвол ет решить задачу парадлельного подсчета-дешифрации количества единиц в п-разр дном двоичном коде с затратами 0,5n(n-l) двухвходовых элементов ИЛИ и п (n + l)-2 двухвходовых элементов И, т.е.Thus, the introduction into the proposed device of additional OR elements and the described links allows solving the problem of parallel counting-decryption of the number of units in a n-bit binary code with a cost of 0.5n (nl) of two-input elements OR and n (n + l) - 2 two-input elements AND, i.e.
N rMCV)-f))-23 N rMCV) -f)) - 23
диодов. Подставл в выражени О) и (2), например и , нагл дно убеждаемс , что в предлагаемое устройство ( 306, N2 1216) значительно проще известного (|1 12256, N-e 12582440) и может найти широкоеdiodes. Substituted in the expressions O) and (2), for example, and, we are surely convinced that the proposed device (306, N2 1216) is much simpler known (| 1 12256, N-e 12582440) and can find a wide
йоyo
применение при решении многих прикладных задач переработки информации.application in solving many applied problems of information processing.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802922362A SU892715A1 (en) | 1980-04-30 | 1980-04-30 | Parallel pyramidal counter-decoder of quantity of unities in n-digit binary code |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802922362A SU892715A1 (en) | 1980-04-30 | 1980-04-30 | Parallel pyramidal counter-decoder of quantity of unities in n-digit binary code |
Publications (1)
Publication Number | Publication Date |
---|---|
SU892715A1 true SU892715A1 (en) | 1981-12-23 |
Family
ID=20894848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802922362A SU892715A1 (en) | 1980-04-30 | 1980-04-30 | Parallel pyramidal counter-decoder of quantity of unities in n-digit binary code |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU892715A1 (en) |
-
1980
- 1980-04-30 SU SU802922362A patent/SU892715A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498174A (en) | Parallel cyclic redundancy checking circuit | |
SU892715A1 (en) | Parallel pyramidal counter-decoder of quantity of unities in n-digit binary code | |
US4477918A (en) | Multiple synchronous counters with ripple read | |
US4546445A (en) | Systolic computational array | |
US4399549A (en) | Odd number frequency division with symmetrical output | |
US4205303A (en) | Performing arithmetic using indirect digital-to-analog conversion | |
CA1074920A (en) | Detection of errors in digital signals | |
SU1291964A1 (en) | Shifting device | |
SU1448413A1 (en) | Device for encoding cyclic codes | |
SU1061131A1 (en) | Binary code/compressed code translator | |
SU1561203A1 (en) | Code converter | |
SU1005026A1 (en) | Device for determining number of ones in n-bit number binary code | |
SU1756881A1 (en) | Modulo arithmetic unit | |
SU1615721A1 (en) | Device for distributing tasks among processors | |
SU1188732A1 (en) | Device for equalizing random pulse arrivals | |
SU822176A1 (en) | Number comparator | |
SU843215A1 (en) | Decoding storage | |
SU1718215A1 (en) | Device to perform vector-scalar operations over real numbers | |
SU434405A1 (en) | DEFINTER- • ?, pi ^ i TS4i.4L .. 41,. '",, j i | |
SU964631A1 (en) | Number comparing device | |
SU1128250A1 (en) | Device for comparing numbers | |
SU1656551A1 (en) | Device for polynomial dividing over gf(2) end fields | |
SU538495A1 (en) | Multichannel pulse counter | |
SU1168928A1 (en) | Device for multiplying numbers by constant coefficient | |
SU1037267A1 (en) | Computer system control device |